Содержание1.1. Основные форматы чисел
1.2. Машинные коды алгебраических чисел
1.3. Операции двоичного сложения и вычитания с использованием дополнительного и обратного кодов
S* = [A]п + [-|В|]д = A+10 -|B|=10+(A - |B|) (1.5)
1.3.2 Вычитание на основе обратного кода
1.4. Модифицированные коды
1.5. Алгоритмы алгебраического сложения и вычитания
1.5.1. Алгоритм типа ПП
1.5.2. Алгоритмы типов ПД или ПО
1.5.3. Алгоритмы типов ДД или ОО
1.6. Сложение и вычитание десятичных чисел
1.6.1. Двоично-десятичное сложение в коде 8-4-2-1
0 1 1 0 выполняем коррекцию 1 0 1 1 1 теперь результат верен 3) 6+8=14 0 1 1 0 + 1 0 0 0
1.6.2. Двоично- десятичное вычитание в коде 8-4-2-1
1.7. Операции сложения и вычитания чисел в форме с плавающей запятой
1.7.1. Алгоритм действий над порядками
1.7.2. Алгоритм действий над мантиссами
1.7.3. Пример вычисления для двоичных чисел
1.8. Умножение двоичных чисел
1.8.1. Умножение от младших разрядов множителя со сдвигом суммы частных произведений вправо
1.8.2. Умножение со старших разрядов множителя со сдвигом множимого вправо
1.8.3. Умножение чисел, представленных в дополнительных ( обратных ) кодах
|c|`= 1-|a|-|b| +|a|*|b| = 1-|a|-|b|+|c|. (1.16)
1.8.3.2. Алгоритм умножения непосредственно в дополнительных кодах.
1.9. Деление двоичных чисел
1.9.2. Операция деления в дополнительных кодах
1.10. Логические операции
1.11. Методы контроля правильности выполнения операций
1.11.1. Контроль передачи информации
Многоразрядный сумматор по модулю 2
1.11.2. Контроль сдвига
1.11.3. Контроль сложения на основе остатков по М 2
1.11.4. Контроль сложения на основе остатков по мод 3
1 .11.5. Формирование остатка двоичного числа по модулю 3
Контрольные вопросы
2. Логические и схемотехнические основы ЭВМ
2.1. Иерархическая структура функциональных модулей
2.2. Физические способы представления информации
“не”, “или”
2) закон сочетательный X1 V X2 V X3 = ( X1 V X2 ) V X3
X1 v x2 = x1& x2
2.4. Системы цифровых элементов
2.5. Потенциальные системы цифровых элементов
2.6. Система цифровых элементов типа ТТЛ
2.6.1.Универсальный логический элемент ЛЭ ( К 155)
2.7. Цифровые элементы типа ЭСЛ
2.7.1. Универсальный цифровой элемент типа ЭСЛ
2.8. Цифровые элементы на полевых (МОП) транзисторах
2.8.1. Элементы на МОП- транзисторах с одним типом проводимости
Транзисторы Т1,Т2,Т3 являются входными инверторами, включенными на общую нагрузку. Т4 - нагрузочное сопротивление.
2.8.2 Логические элементы на дополняющих к-МОП- транзисторах
2.9. Триггеры интегральных систем элементов
2.9.1. Синхронизируемый RS- триггер
2.9.3. Триггер со счетным входом (Т–триггер)
2.9.4. Универсальный D-триггер (триггер-задержка)
2.9.5. Универсальный JK-триггер
2.10. Алгоритмический язык моделирования дискретных систем во времени - МОДИС-В
2.10.1. Основные символы языка
2.10.2. Идентификаторы и переменные
2.10.3 Принципы построения модели цифрового автомата (ЦА)
2.10.3.1. Описание переменных
2.10.3.2. Описание схемы
’инесли’ а
‘инезав’ х2, y0, гш,c4; “пнезав” x1 , выд.; “зависим” q, f1 , f2.
‘вд’ фрагмент ‘начало’ ‘такт’1: гш, x1; ‘такт’2: х2
‘инесли’ x1 * y1 ‘то’ 1
2.11. Функциональные узлы
2.11.1 Регистры сдвига
Рг [1] ’:=‘ ‘если’ iсдв ‘то’ q[1] ‘иначе’ рг[1]; 0 рг [1:2] ‘:=‘ ‘если’ гш ‘то’
‘зависим’ с
‘инесли’ р
2.11.3.2. Счетчик с параллельным переносом
2.11.3.3. Счетчик с групповым переносом
2.11.3.4. Реверсивный счетчик
‘иначе’ q [1:8]
Тг4 ’:=‘ ‘если’ iтг4 * тг1 * тг2 * тр3 * р0 ’то’ 1 ‘инесли’ тг4 * тг2 * тг3 * тг1 * р0 ‘то’ 0 ‘иначе’ тг4
Тг4 ’:=’ ‘если’ тг1 * тг2 * тг3 * р
D15 ‘:=‘ x0 * x1 * x2 * x3
Q3’:=’ ‘если’ ( кн0 v кн1 v кн2 v кн3 v кн5 v кн6 v кн7) *пр ‘то’ 0 ‘инесли’( кн4 v кн8 v кн9 )* пр ‘то’ 1‘иначе’ q3
F ’:=‘ ‘если’ d1 ‘то’ x1
‘инесли’ d2 ‘то’ x2
|
