АЛУ суммирования двоичных чисел в дополнительном коде
Курсовой проект - Компьютеры, программирование
Другие курсовые по предмету Компьютеры, программирование
СОДЕРЖАНИЕ
1. Анализ задания и выбор принципов (методов) для проектирования заданного устройства
2. Разработка алгоритма выполнения операций, необходимых для обработки информации
3. Разработка структурной схемы
. Расчет и составление временной диаграммы управляющих сигналов
. Выбор элементной базы необходимой для разработки принципиальной схемы
. Выполнение необходимых расчетов для разработки принципиальной схемы
. Разработка принципиальной схемы, включающую и схему обнаружения ошибок, допущенных пользователем при вводе информации
. Описание процесса разработки принципиальной схемы
) Расчет быстродействия
ЗАКЛЮЧЕНИЕ
БИБЛИОГРАФИЯ
1. Анализ задания и выбор принципов (методов) для проектирования заданного устройства
информация двоичное число код
В данном курсовом проекте необходимо разработать устройство суммирования двоичных чисел в дополнительном коде. Очевидно, что это устройство должно состоять из нескольких блоков: блок ввода чисел, блок перевода чисел дополнительны код, блок суммирования и вывода информации. При обработке информации будет выводиться сумма либо сигнал о переполнении разрядной сетки.
Для ввода чисел можно использовать кнопки, для хранения регистры, а для суммирования сумматоры.
. Разработка алгоритма выполнения операций, необходимых для обработки информации
Для выполнения операций над числами, необходимо их ввести. Ввод чисел осуществляется в двоичной системе и записываются во входной регистр. Откуда перезаписываются в основной, в зависимости от знака записывается прямой или дополнительный код. Перевод в дополнительный код осуществляется при суммировании единицы и инверсного кода введенного числа. После ввода обоих чисел происходит суммирование, при помощи 13-ти разрядного сумматора. При переполнении разрядной сетки загорается индикатор - переполнение разрядной сетки. Вывод информации происходит при помощи лампочек.
. Разработка структурной схемы устройства
Структурная схема устройства состоит из блока ввода чисел, коммутатора, блока преобразования в дополнительный код, нескольких регистров и блока управления.
Блок ввода: В этом блоке осуществляется непосредственный ввод чисел в устройство оператором в двоичной системе. Длина числа-12 бит, в том числе знаковый бит. Блок ввода выполняет также функцию распознавания знакового бита. В зависимости от знакового выдаёт прямой или инверсный код числа.
Блок перевода чисел: Данный блок осуществляет перевод в дополнительный код, суммируя единицу и инверсный код введенного числа.
Коммутатор: Этот блок осуществляет коммутацию чисел на входы регистров. Коммутатор имеет управляющий вход. Управляющий сигнал переключает прямой код числа с выхода блока ввода на входы регистров или дополнительный код с выхода блока перевода чисел на входы регистров
Блок суммирования: осуществляет суммирование чисел.
Блока управления - это устройство формирует управляющие сигналы согласно временной диаграмме.
Блок вывода: выводит информацию пользователю. Сумму или сигнал о переполнении разрядной сетки.
Структурная схема устройства:
4. Расчет и составление временной диаграммы управляющих сигналов
Для управления работой схемы я использовал блок управления, который в зависимости от входных сигналов выдает 5 управляющих сигналов. Изобразим алгоритм формирования управляющих сигналов:
Согласно изображенному алгоритму составим временную диаграмму управляющих сигналов:
. Выбор элементной базы, необходимой для схемы разработки принципиальной схемы
Для реализации поставленной задачи необходимо подобрать ряд логических элементов.
Очевидно, что для хранения чисел необходимы регистры.
Для хранения введенных чисел используем по три ( т.к. необходимо 11 разрядов) 4-х разрядных регистров сдвига с Z-состоянием выходов Рг К155 ИР16. Для некоторых случаев подключим дополнительный входом In, который разрешает подачу на выходы Рг с инверсных выходов внутренних триггеров. Загрузка осуществляется через вход SI, а выгрузка через выходы Q0 -Q11. Вход ОЕ, при низком уровне выходы находятся в состоянии Z. Характеристики регистра: Iпот = 63 мА, Тзад = 80 нс.
Для хранения знакового разряда используем D-Тригерг К155ТМ2.
Данная микросхема содержит два независимых D-триггера. У каждого Т-триггера есть входы D, C и асинхронные входы S, R, а также комплиментарные входы Q и Q. Характеристики: Iпот = 18 мА, Тзад = 22 нс.
В проекте были использованы несколько логических элементов 2И и 2ИЛИ, используем микросхемы К155ЛЛ1 и К155ЛИ1. Данные микросхемы представляют собой в первом случае 4 элемента ИЛИ без инверсии, а во втором случае 4 элемента И без инверсии. Время задержки при переключении для первой микросхемы 0>1 = 15 нС, 1>0 = 11 нС, выходной ток = 16 мА, для второй микросхемы - 0>1 = 27 нС, 1>0 = 19 нС, выходной ток = 16 мА.
Для коммутации сигналов используем 3 микросхемы К531КП11
Эти микросхемы содержат по 4 одинаковых двухвходовых мультиплексора. Характеристики регистра: Iпот = 54 мА, Тзад = 72 нс.
Для суммирования чисел используем три 4-х разрядных сумматора типа К155ИМ3. Это полный сумматор двух 4-разрядных байтов.
Характеристики регистра: Iпот = 120 мА, Тзад = 230 нс.
При конечном суммировании имеется 2 знаковых разряда