Мікросхеми з можливістю перепрограмування їх функцій
Контрольная работа - Компьютеры, программирование
Другие контрольные работы по предмету Компьютеры, программирование
?рку чергового командного слова, яку ініціалізує шинний інтерфейс.
Якщо команда потребує звертання до памяті або порту вводу-виводу, операційний пристрій запитує шинний інтерфейс на виконання необхідного циклу шини для передачі даних.
Сегментні регістри - CS, DS, ES і SS містять адреси сегментів коду, даних, додаткових даних і стека, відповідно.
Звичайно використовуються в таких парах: CS:IP, DS:SI, ES:DI,SS:SP.
Сегментація памяті і механізм формування фізичної адреси.
Фізична адреса МП ВМ86 містить 20 біт, таким чином його адресний простір містить 1МГб (). У цей же час сам процесор оперує логічними адресами, що містять 16 розрядів сегмента і 16 розрядів зміщення у сегменті. Тому необхідно перетворювати логічну 32-розрядну адресу у фізичну 20-розрядну.
Для цієї мети в суматорі адреси вміст сегментного регістра зсувається на 4 розряди і складається iз зміщенням у сегменті.
Можливі переноси в старші розряди (більші 20-го) при цьому втрачаються.
Таким чином, завдяки наявності сегментних регістрів весь простір памяті уявляється як набір сегментів. Сегментні регістри ініціалізуються на початку кожної програми шляхом завантаження в них відповідних констант.
Початкові адреси сегментів завжди кратні 16.
Інших обмежень на розміщення сегментів немає, тому вони мають можливість частково або повністю перекриватися. Якщо записати в усі сегментні регістри однакові константи, то отримаємо модель памяті, характерну для 8-розрядних МП (або SMALL для мови високого рівня - Паскаля чи Сі).
Дуплексна шина адреси-даних - за двоспрямованою шиною адреси-даних в режимі часового роозподілу можуть передаватися й адреси, й дані.
Така структура шини потребує, принаймнi, однієї додаткової зовнішньої мікросхеми, в якій можна було б фіксувати значення адреси і зберігати її, коли по шині почнеться передача даних.
У мінімальному режимі структурну схему МП пристрою можна зобразити так, як це наведено на рис. 1.
Рисунок 1 - Структурна схема МП пристрою на МП 8086 у мінімальному режимі
До сигналів керування шиною відносяться сигнали:
MX/MN - вибір максимального (в багатопроцесорній системі) або мінімального режиму роботи МП;
M/IO - вибір памяті (=1) або зовнішніх пристроїв (=0), наприклад, при звертанні до ПЗП M/IO=1, цей сигнал тримається протягом всього машинного циклу;
ALE - строб адреси, на початку Т1 при ALE=1 на шині адреси-даних знаходиться адреса, цей сигнал скидається 0 на початку другого машинного такту;
BHE - розташування передачі старшого байта по ШД;
DEN - строб даних, він встановлюється як сигнал супроводження даних у такті Т3;
RD,WR - сигнали читання і запису, встановлюються тільки у відповідних циклах (читання або запису);
DT/R - прийом-передача даних.
До сигналів керування процесором відносяться сигнали:
CLK - сигнал тактової синхронізації, від зовнішнього генератора тактових імпульсів;
RESET - скид;
RDY - вхідний сигнал готовності пристрою;
HOLD, HLDA - запит і дозвіл захоплення шини;
INTR, INTA - запит і дозвіл переривання, що маскується;
NMI - запит переривання, що немаскується.
Виконання команд можна представити послідовністю циклів шини, на протязі яких МП звертається до памяті за командами або обмінюється даними з памяттю або зовнішніми пристроями.
В ВМ86 немає такої різноманітності машинних циклів, як у ВМ80. Кожний машинний цикл ініціюється УСШ і містить 4 обовязкових такти Т1-Т4.
Коротше кажучи, в такті Т1 на ША/Д видається адреса, в такті Т2 виробляється комутація напрямку передачі, в Т3 - Т4 - передача даних.
Наведемо приклад роботи МП у мінімальному режимі.
При виконанні циклу читання в такті Т1 МП виставляє адресу ЗУ або ВУ, а також видає, якщо потрібно, сигнал супроводження старшого байта BHE.
В такті Т2 відбувається перемикання шин. На лініях ШA/С зявляються сигнали стану процесора, які залежать від виду дії, що виконується. В такті Т3 МП встановлює сигнал RD=0 і перевіряє сигнал готовності (RDY).
Якщо повільно-діючий ВП не може передавати інформацію з максимальною швидкістю, то між тактами Т3 і Т4 вводиться необхідне число тактів очікування Tw, поки дані не будуть передані. В такті Т4 процесор зчитує дані, що передаються.
При виконанні циклу запису такт Т1 співпадає з описаним вище. Такт Т2 відрізняється тим, що МП відразу виставляє на ША/Д дані. В такті T3 також перевіряється сигнал RDY і Т4 не починається до появи сигналу RDY=1, а вводяться додаткові Tw. Дані залишаються на ША/Д до кінця такту Т4 і супроводжуються сигналом запису WR.
Система команд ВМ86 містить 91 мнемокод і дозволяє виконувати операції над байтами, двобайтовими словами, окремими бітами, а також ланцюгами байтів і слів.
Є широкий набір арифметичних команд, що мiстить множення і ділення, який орієнтований на обробку як беззнакових, так і знакових чисел.
Кількість варіантів команд, тобто кількість різних машинних кодів перебільшує 3800 завдяки використанню 8 засобів адресації в різних їх модифікаціях.
В МП ВМ86 використовується 8 видів адресації - неповна безпосередня, пряма, стекова, індексна, базова, базово-індексна (останні три є варіантами непрямої адресації і можуть бути як із зміщенням, так і без нього) і відносна.
За функціональною ознакою система команд ВМ86 ділиться на шість груп: команди пересилки даних, команди арифметичних операцій, команди логічних операцій і зсуву, команди передачі керування, команди роботи з ланцюжками і команди керування мікропроцесором.
Оскільки студенти вже вивчали цей МП у п