Исследование статического элемента памяти запоминающего устройства с произвольной выборкой
Контрольная работа - Компьютеры, программирование
Другие контрольные работы по предмету Компьютеры, программирование
ЛАБОРАТОРНАЯ РАБОТА № 4
"Исследование статического элемента памяти запоминающего устройства с произвольной выборкой"
Введение
С развитием интегральной технологии произошел существенный скачок в объеме производства запоминающих устройств (ЗУ). Постепенное снижение их удельной стоимости и габаритов послужило причиной вытеснения других типов ЗУ на рынке современной вычислительной техники.
В настоящее время для интегральной технологии не является предельной информационная емкость в миллиард бит на один кристалл. В таких схемах наиболее ярко проявляется нетрадиционность схемотехники микроэлектронных устройств по сравнению со схемами, построенными на дискретных элементах [1,2].
В настоящей работе исследуется элемент памяти (ЭП) (рис.1), построенный на биполярных двухэмиттерных транзисторах, используемый в интегральных схемах памяти с произвольной выборкой.
Функциональная схема ЭП
На рис. 2, а приведена функциональная схема ЭП ЗУ с произвольной выборкой. В нее входят:
бистабильная ячейка (БЯ);
цепи управления бистабильной ячейкой при записи информации (ЦЗ);
цепи управления бистабильной ячейкой при считывании информации (ЦС).
БЯ обеспечивает хранение информации, записанной в нее через ЦЗ. Входы Азап и Асч необходимы, во-первых, для выбора из множества ЭП в ЗУ только одного и, во-вторых для определения режима работы ЭП. При соответствующем значении логического уровня на входе Асч происходит считывание информации и на выходе ЭП Dсч появляется логический уровень, соответствующий той информации, которая была предварительно записана в БЯ.
При наличии напряжения питания БЯ статического ЗП находится в одном из двух устойчивых логических состояний, либо в состоянии "0", либо - "1". В ЭП (рис.1) используется БЯ на биполярных транзисторах, которую можно представить в виде, приведенном на рис. 3.
При конкретной реализации информационный вход Dвх и выход Dсч ЭП могут быть совмещены (рис.2, а). Аналогично объединяются и управляющие режимом работы ЭП входы Азап. и Асч. В результате функциональная схема ЭП принимает вид, показанный на рис.2,б. Оба входа: информационный D и адресный А через цепи управления (ЦУ) задают режим работы ЭП, т.е. "хранение", "считывание" или "запись" и то состояние, в которое он переводится при записи.
Элемент памяти (рис. 1) представляет собой конкретную реализацию функциональной схемы (рис.2,б). Он управляется по двум входам, на которые подано напряжение UD и UA (рис. 1). На третьем входе ЭП напряжение Uon поддерживается постоянным независимо от режима работы ЭП. В качестве цепей управления (ЦУ) ЭП (рис.1) используются первые и вторые эмиттеры транзисторов Т1и Т2.
Режимы работы ЭП
Элемент памяти, используемый в интегральных схемах памяти с произвольной выборкой, работает в трех режимах:
. Режим хранения.
. Режим считывания.
. Режим записи.
ЭП (рис.1) является симметричным, т.е. R1 = R3, R2 = R4, а параметры транзисторов Т1 и Т2 идентичны, причем площади их эмиттеров одинаковы.
Режим хранения задается тем, что , где
(1)
При этом должно выполняться условие
, (2)
что позволит одному из транзисторов быть открытым и ЭП - в устойчивом состоянии.
При выполнении условия (1) вторые эмиттеры транзисторов ЭП (рис.1) оказываются под меньшим напряжением по сравнению с первым эмиттером открытого транзистора или даже под отрицательным напряжением смещения. Следовательно, вторые эмиттеры закрыты. В этом случае, изменение напряжения на информационном входе D не вызовет переключения ЭП, который в случае можно рассматривать как БЯ вида рис.3.
Предположим, что открыт транзистор Т1 и это состояние ЭП будем называть "0". Определим режим работы открытого транзистора, который может быть либо нормально-активным, либо насыщенным.
По закону Ома для схемы (рис.3,а) можно записать:
(3)
(4)
Известно, что если для открытого транзистора выполняется неравенство
IK/IБ < bN , (5)
то он работает в режиме насыщения. На основании (3) и (4) имеем
(4.6)
Исходя из требования (2) и того, что R4 < R1, следует, что каждое из выражений в скобках (6) по величине не превышает двух, а IK1/IБ1 < 4. Коэффициент усиления транзисторов bN интегральных схем памяти больше 20. Следовательно, условие (5) выполняется в широком интервале значений UИП и U0A, а транзистор Т1 работает в режиме насыщения. В результате UКЭ1 = UКЭн, UБЭ1 = UБЭн, a UБЭ2 = UКЭ1 = UКЭн. Так как UКЭн < UБЭгр, то у транзистора Т2 р-n переход база-эмиттер закрыт, закрыт и транзистор Т2.
Таким образом, показано, что в БЯ статического типа (рис. 3) всегда один из биполярных транзисторов открыт и насыщен, а другой - закрыт.
Режим считывания. В отличие от режима хранения, когда ток открытого транзистора протекает по цепи источника напряжения UA, теперь необходимо создать условия, когда по наличию или отсутствию тока в цепи UD можно было бы судить о состоянии ЭП. Для это?/p>