Функциональная организация и система команд процессора
Курсовой проект - Компьютеры, программирование
Другие курсовые по предмету Компьютеры, программирование
омата было получено следующее задание: управляющий автомат должен иметь одно поле Логических условий - Х, один укороченный адрес - А и поля Yi для микроопераций.
4.1 Разметка граф схемы
Разметка осуществляется следующим образом: операционный блок и логическое условие представляются одним состоянием - Pi, где i изменяется от 0 до 50 (по заданию). Если между операционным блоком и логическим условием есть разветвления, то операционный блок и логическое условие размечаются как два различных состояния - Рi и Pi+1 соответственно.
Разметка ограничена количеством состояний (по заданию) - их должно быть 50. На размеченной ГСА все микрокоманды заменены на yi, а логические условия на xi. полученная ГСА изображена в приложении 1.
4.2 Разбиение микроопераций по полям и кодирование логических условий
Принцип разбиения заключается в следующем: yi расположенные в одном операционном блоке записываются в разные поля. Поэтому количество полей в данном примере равно 5. В каждом поле включается микрооперация y0 (отсутствие микроопераций в состоянии). В таблице 4 показано разбиение по полям и кодировка yi.
Разбиение по полям таблица 4
Y1Y2Y3Y4Y5ОперацияКодОперацияКодОперацияКодОперацияКодОперацияКодY00000Y00000Y0000Y0000Y0000Y70001Y60001Y10001Y11001Y12001Y10010Y40010Y8010Y15010Y21010Y20011Y90011Y13011Y14011Y31011Y30100Y180100Y26100Y17100Y29100Y50101Y220101Y36101Y20101Y43101Y190110Y380110Y32110Y27110Y46110Y280111Y470111Y30111Y241000Y411000Y251001Y441001Y351010Y231010Y371011Y401011Y391100Y451100Y331101Y161101Y431110
В выбранном нами участке схемы применяются лишь 20-ть логических условий. В таблице 5 представлена их кодировка, где добавлены сигналы "1" и "0".
Логические условия таблица5
XКодXКодxКод“0”00000X801000X1610000X100001X901001X1710001X200010X1001010X1810010X300011X1101011X1910011X400100X1201100X2010100X500101X1301101“1”11111X600110X1401110X700111X1501111
4.3 Прошивка МПЗУ
Для прошивки МПЗУ необходимо подсчитать, сколько разрядов надо выделить для РАМК. У нас 50 состояний и возможно появится пару БП, поэтому n =] ln2 (60) [=6. В поле команды адрес укорочен на один бит: А (0: 4). После того как мы разбили микрооперации на поля и закодировали логические условия, команда имеет следующий вид:
Y1Y2Y3Y4Y5XA 0 3 7 10 13 1621 26
Прошивка МПЗУ производится по следующим правилам.
1) Если в состоянии Рi есть операционный блок и (или) логическое условие, то их коды вписываются в соответствующие поля.
2) Поле А - это укороченное значение РАМК на 1 бит. В нем указывается адрес перехода по "0", укороченный на единицу, на следующее состояние.
3) Последний бит адреса равен значению Xi, поэтому за состоянием, куда мы переходим по "0", должно следовать состояние, куда мы переходим по "1". Если
такие состояния уже описаны, то записываем безусловный переход.
4) При отсутствии в состоянии логического условия, последний бит адреса кодируется "0" либо "1", в зависимости от того где мы разместили следующее состояние.
5) Алгоритм вычисления РАМК представлен на рисунке 1.
Рис.1. Алгоритм вычисления РАМК.
Следуя вышеизложенным правилам проведем прошивку ПЗУ (таблица 6).
Прошивка МПЗУ таблица 6
РАМКY1Y2Y3Y4Y5XAP (t) P (t+1) 000000000000000000000000000100001P0P3000001011001010101110111000010101P29P31000010000000000000000000001000010P3P1000011001100000000000000000000000P2P0000100001000000000000000000000000P1P0000101000000000000000000001100011P4P7000110000000000000000000010000100P7P5000111011000000101010100000010010P33P34001000010000100000000001111100101P5P6001001010100010000000000110100110P8P10001010000100010100000000010000111P9P14001011000000000000000000011100101P6P9001100000000000000000000001001000P10БП1001101000000000000000000011101100P20P24001110000000000000000000010101010P14P9001111000000000000000000011001011P17P19010000000000000000000000000000010БП1P1010001010000100000000001111101001P11P120100100001000100010010011111100110P13P20010011000000000000000000011101001P12P13010100000000110000000000000000110P15P10010101000000110110000001111100110P16P20010110000000110000110011111100110P19P20010111000000010110100001111100110P18P20011000000000000000000000100001101P24БП2011001000000000000000000111010000P21P22011010000000000000000000000000000БП2P0011011000000000000000000000001110P25P28011100011101001001101010100101111P27P28011101001111010000000000000000000P26P0011110011001000100001011111100000P28P29011111000000000000000001111101110БП3P26100000000000000000000000100110001P22P32100001001111010000000000000000000P23P0100010111111010001000001111100011P32P33100011000000000000000001111110000БП4P23100100000001010000000000101110011P34P35100101000000000000000001000010110P39P40100110000000000000000000101010100P35P36100111100100000000000000000000000P38P0101000000010100000000000000000000P36P0101001100000000000000000000000000P37P0101010100101011010001001111110010P31P39101011111000001100000001111110010P30P39101100100100001010000001111110010P40P39101101000000000000000001000110111P41P43101110000000000000000001001011000P43P45101111110000000000000000000010111P4243110000000010110000000001001111001P45P47110001110000000000000000000011000P44P45110010000000000000000001010011010P47P48110011000000000001010000000011001P46P47110100000000000000000000000000000P48P0110101000000000000000001000111011P49P50110110000010011010001100000000000P50P0110111111011001010001110000000000P52P04.4 Описание Структурной и Электрической принципиальной схемы Управляющего автомата
Устройства, использованные для реализации микропрограмм можно разбить следующим образом: DС1, DC2 дешифраторы 4 на 16; DС3, DC4, DC5 дешифраторы 3 на 8, ?Ѕ - мультиплексор из 24 в 1; ПЗУ (0: 26) - для хранения форматов команд; РАМК (0: 5) - адресный регистр, для обращения к ячейкам ПЗУ. Входные данные - логические условия Х, выходные - множество кодированных У. Структурная схема управляющего автомата приведена в приложении 2.
При построении принципиальной электрической схемы использованы серии КР155 и КР556. Из серии КР556 выбирается для запоминания слов микропрограммы 3 ПЗУ КР556РТ17 емкостью 16 килобайт. Все остальные элементы: мультиплексоры, дешифраторы, инверторы и регистр адреса ПЗУ выбраны из серии КР155. Микросхемы данной серии - это маломощные, быстро действующие, цифровые, интегральные микросхемы, предназначенные для организации высокоскоростного обмена и обработки цифровой информации временного и электрического согласования сигналов в вычислительных системах. Микросхемы серии КР155 по сравнению с известными сериями логических ТТЛ микросхем обладают минимальным значением произведен