Структурно-алгоритмическое проектирование ЭВМ
Дипломная работа - Компьютеры, программирование
Другие дипломы по предмету Компьютеры, программирование
Вµское обозначение трехразрядного суммирующего iетчика представлено на (рис. 1.3.1).
Рис. 1.3.1. Условно-графическое обозначение трехразрядного суммирующего iетчика
). Дешифратор. Дешифратором называется комбинационная схема с несколькими входами и выходами, преобразующая код, подаваемый на входы, в сигнал на одном из выходов.
В общем случае дешифратор с n входами имеет 2 выходов, так как n- разрядный код входного слова может принимать 2 различных значений и каждому из этих значений соответствует сигнал 1 на одном из выходов дешифратора. Условно-графическое обозначение трехвходового дешифратора представлено на (рис. 1.3.2).
Рис. 1.3.2. Условно-графическое обозначение трехвходового дешифратора.
3). Регистр. Регистром называется устройство, предназначенное для запоминания слова, а также для выполнения над словом некоторых логических преобразований. Регистр представляет собой совокупность триггеров, число которых соответствует числу разрядов в слове. Условно-графическое обозначение четырехразрядного регистра изображено на (рис. 1.3.3).
Рис. 1.3.3. Условно-графическое обозначение восьмиразрядного регистра.
). Арифметико-логическое устройство (АЛУ) служит для выполнения арифметических и логических преобразований над словами, называемыми операндами. Рассмотрим АЛУ с жесткой логикой расiитанного на выполнение трех команд (рис. 1.3.4).
Рис. 1.3.4. Структура АЛУ
2. Разработка устройства управления
.1 Анализ исходных данных на курсовую работу
В задании не указанно какой тип логики использует УУ процессора. Уточним, что разрабатываемое нами УУ обладает жесткой (схемной) логикой. УУ с жесткой логикой использует для каждой операции, соответствующий набор комбинационных схем, которые в нужных тактах возбуждают соответствующие управляющие сигналы.
2.2 Спецификация работы УУ на уровне черного ящика
Последовательность управляющих сигналов (генерируемая управляющим блоком) задается поступающими на входы блока кодом операции, сигналами из операционного блока, несущими информацию об особенностях операндов, промежуточных и конечных результатов операции. Формально управляющий блок можно рассматривать как конечный автомат, определяемый:
а) множеством двоичных выходных сигналов
K={k ,k ,тАж.k }
соответствующих множеству микроопераций операционного блока. При v =1 возбуждается i микрооперация;
б) множествами входных сигналов Z и U
Z={z ,z ,тАж.z };
M={m ,m ,тАж.m },
Соответствующих задаваемому блоку извне двоичному коду операции (Z) и двоичным оповещающим сигналам (U).
Рис. 2.2. Система выводов УУ
2.3 Представление черного ящика устройства в виде операционной и управляющей частей
Любое цифровое устройство можно рассматривать состоящим из двух блоков - операционного и управляющего. Любая команда, операция или процедура, выполняемая в операционном блоке, описывается некоторой микропрограммой и реализуется за несколько тактов, в каждом из которых выполняется одна или несколько микроопераций. Упрощенно разрабатываемое устройство можно представить схемой рисунка (рис 2.3).
Рис. 2.3. Разбитие схемы на ОЧ и УЧ.
2.4 Разработка структуры операционной части УУ
К операционной части мы отнесем следующие блоки: Рг. Команд, Рг. Данных, Рг. Адреса, iетчик команд, РОН и АЛУ. Пунктиром на схеме выделена операционная часть.
Рис. 2.4. Структурная схема ОЧ
.5 Разработка схемы алгоритма работы УУ и его микропрограммы
Схема алгоритма работы УУ на уровне МО приведена на рисунке 2.5. Отметив операторные блоки символами Yi, а логические блоки символами Xi, перейдем на том же рисунке 2.5 к МПР.
Рис. 2.5. Алгоритм функционирования УУ
2.6 Составление спецификации устройства
Опишем в таблице все линии и сигналы, полученные в процессе разработки УУ процессора. Пусть активным для каждого сигнала является его высокий (единичный ) уровень.
Таблица 2
Имя сигнала/шины и разрядностьТип (In/Out)Назначение сигналаХ10Ос из ОЧ в УЧ, активен, если текущая операция - сложение.Х20Ос из ОЧ в УЧ, активен, если текущая операция - вычитаниеХ40Ос из ОЧ в УЧ, активен, если А1 находится в регистре.Х40Ос из ОЧ в УЧ, активен, если А1 находится в регистре АХ.Х50Ос из ОЧ в УЧ, активен, если А1 находится в регистре ВХ.Х60Ос из ОЧ в УЧ, активен, если А1 находится в регистре СХ.Х70Ос из ОЧ в УЧ, активен, если А2 находится в регистре.Х80Ос из ОЧ в УЧ, активен, если А2 находится в регистре AХ.Х90Ос из ОЧ в УЧ, активен, если А2 находится в регистре BХ.Х100Ос из ОЧ в УЧ, активен, если А2 находится в регистре CХ.Х110Ос из ОЧ в УЧ, активен, если А2 задан непосредственно.Y11Су из УЧ в ОЧ на чтение из ОЗУ команды.Y21Су из УЧ в ОЧ на выполнение дешифрации кода операцииY31Су из УЧ в ОЧ на выполнение дешифрации А1.Y41Су из УЧ в ОЧ на чтение из ОЗУ А1.Y51Су из УЧ в Рг. АХ для передачи А1 в АЛУ .Y61Су из УЧ в Рг. BХ для передачи А1 в АЛУ .Y71Су из УЧ в Рг. CХ для передачи А1 в АЛУ .Y81Су из УЧ в Рг. DХ для передачи А1 в АЛУ .Y91Су из УЧ в ОЧ на выполнение дешифрации А2.Y1