Geum.ru


Створення мiкропроцесорноСЧ системи для багатоканального iнформацiйного табло

Дипломная работа - Компьютеры, программирование

Другие дипломы по предмету Компьютеры, программирование



?ження отримали AVR мiкроконтролери. ОднiСФю з переваг мiкроконтролерiв на вiдмiннiсть вiд мiкросхем СФ те, що вони можуть виконувати велику кiлькiсть пiдпрограм завдяки потужному контролеру, який мiстить великий обСФм оперативноСЧ памятi (вiд 512 Кбiт), а також мiкроконтролери володiють багатим рiзноманiттям периферiйних пристроСЧв i великою кiлькiстю портiв вводу виводу даних. Тому в дипломному проектi було обрано саме мiкроконтролер серiСЧ ATmega.

ATMega-8 - 8-розрядний КМОП мiкроконтролер заснований на архiтектурi Atmel AVR. Контролер виконуСФ бiльшiсть iнструкцiй за 1 такт, тому обчислювальна потужнiсть контролера рiвна 1MIPS на 1 Мгц. Блок схема процесора показана на рисунку 4.

Рисунок 4 Блок схема процесора ATMega 8

Мiкроконтролер маСФ RISC архiтектуру, але формат команди двооперандний, за один такт може бути звернення тiльки до двох регiстрiв. Контролер мiстить 32 регiстри, якi можуть рiвноправно використовуватися в арифметичних операцiях.

Основнi апаратнi характеристики мiкроконтролера:

  1. 8 кб флеш памятi команд;
  2. 512 байт електричнопрограмовноСЧ памятi;
  3. 1 кбайт статичноСЧ памятi;
  4. 23 лiнiСЧ ввода/вивода загального призначення;
  5. 32 регiстра загального призначення;
  6. три багатоцiльових таймера лiчильника з режимом порiвняння;
  7. пiдтримка внутрiшнiх i зовнiшнiх переривань;
  8. унiверсальний асинхронний адаптер;
  9. байт орiСФнтований двох провiдний послiдовний iнтерфейс;
  10. 6/8 канальний АЦП з точнiстю до 8 i 10 двiйкових розрядiв;
  11. сторожовий таймер;
  12. послiдовний порт SPI;
  13. розширенi режими управлiння енергоспоживання.

Основнi елементи архiтектури мiкроконтролера ATmega8.

Ядро мiкроконтролера, що зображене на рисунку 5, виконуСФ команди програми.

Рисунок 5 Блок схема ядра AVR

Ядро включаСФ елементи гарвардськоСЧ архiтектури з незалежними шинами, тому вибiрка iнструкцiй проводиться незалежно вiд операцiй в арифметично логiчному пристроСЧ (АЛП).

Старшi 6 8-ми бiтових регiстрiв утворюють 3 регiстровi пари, якi використовуються для адресацiСЧ памятi - X,Y,Z.

АЛП проводить арифметико-логiчнi операцiСЧ мiж регiстрами (без обмежень) i регiстром i константою. Кожна арифметико-логiчна операцiя встановлюСФ прапори в регiстрi прапора (рис. 6).

Рисунок 6 Регiстр прапора контролера

I - прапор дозволу переривання;

T - прапор-хранитель бiта - встановлюСФться i аналiзуСФться тiльки спецiнструкцiями;

H - прапор додаткового перенесення з 3-го розряду в 4-й;

S - прапор знаку результату;

V - прапор переповнювання;

N - прапор негативного результату операцiСЧ;

Z - прапор нуля;

С - прапор перенесення.

В АЛП пiдтримуСФться апаратний стек у внутрiшнiй статичною памяттю.

Структура регiстрового файлу показана на рисунку 7.

Рисунок 7 Структура регiстрового файлу AVR

На рисунку 7 видно, що 6 старших регiстрiв утворюють регiстровi пари - iндекснi регiстри. Ядро процесора за допомогою цих регiстрiв допускають автоiнкрементну, атодекрементну адресацiю i адресацiю з малим зсувом.

Ядро процесора ATmega працюСФ в декiлька таймерiв 0-му та 1-му.

0-й таймер загального призначення маСФ 8-бiтовий лiчильник з 10-бiтовим додатковим дiльником частоти. Таймер може генерувати переривання по переповнюванню, або по досягненню значення.

1-й таймер маСФ 16-бiтовий лiчильник. Вiн може бути використаний для генерацiСЧ сигналiв iз змiнною шин (широко iмпульснi модуляцiСЧ), генерацiСЧ частоти i визначення часу надходження зовнiшнiх подiй.

2 регiстри, якi порiвнюють значення таймера можуть використовуватися для генерацiСЧ iмпульсiв iз змiнною шин. Вхiдний регiстр використовуСФться для завантаження значення таймера в момент надходження зовнiшньоСЧ подiСЧ.

Таймера можуть тактуватися рiзними сигналами 2-й таймер СФ 8-ми бiтовим, i може генерувати частоту i сигнали iз змiнною шин, генерувати переривання по переповнюванню i досягненню значення.

Аналоговий компаратор використовуСФ 2 вхiднi сигнали i виставляСФ бiт порiвняння в "1". Компаратор може бути сполучений з таймером для фiксацiСЧ моменту переходу бiта з результатом компаратора в iнше значення. Всього мультиплексор може комутувати до 8 входiв.

В флеш-памятi видiлена область завантажувача, яка може бути захищена вiд стирання, а також в неСЧ iснуСФ програма, що може використовуватися як завантажувач виконуваних кодiв за допомогою будь-якого iнтерфейсу контролера. Природно внутрiшня флеш-память може програмуватися ззовнi програматором в двох режимах паралельному i послiдовному [2].

З урахуванням особливостей мiкроконтролера було обрано вiдповiднi елементи. Одним iз них СФ дешифратор SN74LS145. Потiм слiд обрати блок живлення, який буде вiдповiдати параметрам схеми.

Для створення схеми блока живлення, перш за все, необхiдно визначитися початковими параметрами напругу, яка буде видавати наш блок живлення та максимальний струм, який вiн буде спроможний видавати в навантаженнi. Тобто, наскiльки потужне навантаження можливо до нього пiдСФднати. Наш блок живлення буде мати вихiдну напругу 12 V. А струм навантаження вiзьмемо рiвним 1 А.

Рисунок 8 Схема блока живлення

Для того щоб спаяти схему блока нам знадобляться елементи, якi зображеннi на рисунку 8. Перш за все, знадобиться трансформатор з напругою на вториннiй обмотцi 11 13 V та струмом навантаження неменше 1 ампера (вiн позначений на схемi Т1). Також знадо