Система передачи тревожных сообщений по радиоканалу
Дипломная работа - Компьютеры, программирование
Другие дипломы по предмету Компьютеры, программирование
у которых выходная частота колебаний превышает 30 МГц. На рис.5.2. показана схема управляемого генератора, причем элементы DD2 и DD1.2 введены в линейный усилительный режим с помощью резистора отрицательной обратной связи R1 = R2 = 220 Ом. Элемент DD1.3 применяется здесь как буферный, чтобы уменьшить влияние нагрузки на частоту генератора /4/. Частоту тактовых импульсов управляемого генератора будем выбирать из условия того, что их длительность должна быть минимум в 2 раза меньше длительности импульса, поступающего на вход тактового генератора, tи = 0,5 мкс.
Таким образом, частота тактового генератора
Так как из существующих кварцевых резонаторов нет такого номинала частоты, то выберем кварцевый резонатор РК336NА-6АП-8000к, имеющего частоту 8 МГц. Осуществление деления тактовой частоты с 8 МГц на 4 МГц производит микросхема DD3 счетчик К555ИЕ7. При такой схеме подключения (рис.5.2) он производит деление частоты на 2. Свою работу управляемый генератор начинает с приходом логической 1 на элемент DD2, таким образом, начинает работу по спаду положительного импульса, приходящего на элемент DD1.1. тЭлементом И будет являться микросхема К555ЛАЗ. В качестве элемента НЕ выберем микросхему К555ЛН1, которая содержит до 6 инверторов в одном корпусе.
5.4 Расчет схемы устройства формирования адреса
Принципиальная схема устройства формирования адреса изображена на рис.5.3. Принцип работы схемы заключается в том, что блок счетчиков DD3 и DD4, собранный на двух микросхемах К555ИЕ7, осуществляет формирование адреса для ПЗУ при подсчете приходящих импульсов на тактовый вход счетчиков с входа рассматриваемой схемы. То есть каждому приходящему импульсу соответствует адрес ПЗУ. Чтобы осуществлять периодический сброс счетчиков по истечении всей посылки, состоящей из 53 импульсов, используется цепь, включающая элементы R1, C1, R3, C2 и триггер D - типа. Где при логической 1 на входе D по спаду импульса отрицательной полярности на входе С триггер устанавливается в единичное состояние и происходит сброс счетчиков. Чтобы сброс происходил по истечении всей длительности посылки, используется цепь R1C1, постоянная времени которой выбирается из соображения поддержки логической 1 на входе DD1.1 в течение длительности посылки, но так как импульсы приходят с периодом 78 мкс, рассчитаем элементы R1 и C1 исходя из этого
t1цепи > 78 мкс > R1C1.
Таким образом, выберем R1 = 1 кОм и C1 = 0,1 мкФ. Так как после окончания посылки на выходе триггера установится логическая 1 - сброс счетчиков, то для того чтобы перевести счетчики в режим счета используется цепь R3C2, причем постоянная времени должна быть больше длительности посылки Тпс = 4,134 мс, то есть
t2цепи > 4,134 мс > R3C2
Таким образом, выберем R3 = 100 кОм, и C2 = 0,1 мкФ.
Так как число импульсов в посылке 53, то для их счета используется 2 счетчика микросхем К555ИЕ7, преобразующие номер прихода импульса в 6 - битный двоичный код. В качестве элемента DD1.1 используется инвертор К555ЛН1, а в качестве триггера DD2 микросхема К555ТМ2.
5.5 Выбор схемы счета задержки
Принципиальная схема счета задержки изображена на рис.5.4. Работа данной схемы заключается в следующем: на вход 1 поступают тактовые импульсы УГ с частотой 4 МГц. На вход 2 поступают импульсы сброса счетчиков и на вход 3 - тактовые импульсы регистра. Счет задержки осуществляют микросхемы К555ИЕ7, а с приходом обрабатываемых импульсов на вход R счетчиков происходит сброс и начинается счет новой задержки между импульсами. Так как на выходе 1 элемента DD2 происходит деление тактовой частоты на 2, то может возникнуть ошибка на краях обрабатываемого импульса, поэтому этот выход не используется в первом счетчике DD2. При приходе импульса на тактовый вход регистра DD4, логические состояния, которые были на входе, переходят на выход регистра и затем на схему сравнения. В качестве регистра DD4 используется микросхема К555ИР23.
.6 Выбор ПЗУ и схемы сравнения
Принципиальная схема устройства сравнения приведена на рис.5.5. Выбор ПЗУ осуществляется из условия информационной емкости, то есть какое максимальное количество информации туда можно поместить, также важным критерием является количество адресов, которые будем использовать у ПЗУ. Как говорилось выше, схема формирования адреса задействует шесть адресов ПЗУ (Вх2), но это только для одной 53 кодовой последовательности. Нам надо учесть тот факт, что каждый передатчик имеет свою уникальную кодовую последовательность, несущую информацию о номере сработавшего передатчика. Таким образом, в ПЗУ приемника должна быть зашита своя уникальная последовательность задержек, отличная от других ПЗУ приемника или приемников. Эту задачу (формирование уникальных последовательностей задержек) выполняют семь переключателей: SW1, SW2, SW3, SW4, SW5, SW6, SW7. То есть потребуется некоторое количество адресов. Исходя из этого, в качестве ПЗУ выберем микросхему К573РФ6А. Чтобы она находилась все время в режиме считывания, вход 22 микросхемы посажен на землю. Информативная емкость К573РФ6А составляет 64 кБит, что полностью удовлетворяет нашим требованиям, то есть 53 кодов по шесть бит с учетом того, что таких последовательностей задержек хранится 100.
Далее при приходе данных с ПЗУ на схему сравнения (элементы DD4.1, DD4.2, DD4.3, DD4.4, DD5.1, DD5.2, DD7.1 и DD7.2) и задержки, состоящей из 6 бит (Вх1) выносится решение о совпадении кодов. Если произошло несовпадение кодов, то на выходе DD6.1 образуется логический 0, который пер