Синтез цифрового конечного автомата Мили
Информация - Радиоэлектроника
Другие материалы по предмету Радиоэлектроника
Министерство науки, высшей школы и технической политики Российской Федерации.
Новосибирский Государственный
Технический Университет.
Расчётно-графическая работа по схемотехнике.
Синтез цифрового конечного автомата Мили.
Вариант №3.
Факультет: АВТ.
Кафедра: АСУ.
Группа: А-513.
Студент: Борзов Андрей Николаевич.
Преподаватель: Машуков Юрий Матвеевич.
Дата: 20 мая 1997 года.
Новосибирск 1997.
Синтез цифрового конечного автомата Мили.
- Построение графа конечного автомата.
- Для заданного графа составить таблицу переходов и таблицу выходов.
- Составляется таблица возбуждения памяти автомата.
- Синтезируется комбинационная схема автомата.
- Составить полную логическую схему автомата на указанном наборе элементов или базисе.
- Составить электрическую схему на выбранном наборе интегральных микросхем.
Вариант №3.
RS - триггер.
Базис LOGO (ЛОГО).
Вершина графаa1a2a3a4СигналZiWjZiWjZiWjZiWj Дуга из вершины12341234123412341234123412341234 Соответствующие дугам индексы сигналов00240034201420130032004204000100
1. Построение графа.
Z2W2
a1 a2
Z4W4Z1W1
Z2W3 Z4W3
Z4W1
Z3W4
a3 a4
Z2W2
Таблицы переходов.
a(t+1)=[a(t); z(t)]
Сост. вх.a1a2a3a4Z1a3Z2a3a1a4Z3a3Z4a4a4a2
W(t)=[a(t); z(t)]
Сост. вх.a1a2a3a4Z1W1Z2W3W2W2Z3W4Z4W4W3W12. Определение недостающих входных данных.
Для этого используем
K=4[ak]
P=4[Zi]
S=4[Wj]
Определяем число элементов памяти:
r log2K = 2
Число разрядов входной шины:
n log2P = 2
Число разрядов выходной шины:
m log2S = 2
3. Кодирование автомата.
Внутреннее состояниеВходные шиныВыходные шиныa1=00Z1=00W1=00a2=01Z2=01W2=01a3=10Z3=10W3=10a4=11Z4=11W4=11Q1Q2x1x2y1y24. С учётом введённых кодов ТП и таблицы выходов будут иметь следующий вид.
T
x1x2Q1Q200011011001001100011101011111101T
x1x2Q1Q200011011000001100101101111111000
5. По таблицам выходов составляем уравнения логических функций для выходных сигналов y1 и y2, учитывая, что в каждой клетке левый бит y1, а правый бит y2.
;(1)
.(2)
Минимизируем уравнения (1) и (2).
x1x2Q1Q20001111000XXX011X1111X10X1
x1x2Q1Q20001111000XXX0111111XX10X1
;.
6. Преобразуем ТП в таблицу возбуждения памяти.
вх. сигнQ10Q20Q10Q21Q11Q20Q11Q21
x1,x2R1S1R2S2R1S1R2S2R1S1R2S2R1S1R2S2000110010100100011000110101010100
7. По таблице возбуждения памяти составляем логические функции сигналов на каждом информационном входе триггера.
8. Минимизируем логические функции сигналов по пункту 7.
x1x2Q1Q2000111100001X11110
x1x2Q1Q20001111000101X11110X
x1x2Q1Q200011110001011X111110X
x1x2Q1Q20001111000011111XX10
9. По системе уравнений минимизированных функций входных, выходных сигналов и сигналов возбуждения элементов памяти составляем логическую схему цифрового автомата.
10. Электрическая схема цифрового автомата.
Логические элементы.
К176ЛЕ5К176ЛА8К176ЛА7К176ЛА9
DD1 К176ЛЕ5
DD2 К176ЛА8
DD3 К176ЛА7
DD4 К176ЛА9
DD5 К176ТВ1
Реализуем электрическую схему на базе типовой интегральной серии микросхем К176.