Синтез керуючих автоматів
Курсовой проект - Компьютеры, программирование
Другие курсовые по предмету Компьютеры, программирование
11a361001001y11 y31 y35S4R5 R637a36100100a00000001y10 y26 y30 y40R1 R4
2.2 Формування схеми автомата Мура
2.2.1 Функції збудження памяті та їх синтез у заданий базис:
2.2.2 Синтез дешифратора та його синтез у заданий базис:
Синтез дешифратора для автомата Мура розробляється так само, як і синтез для автомата Мілі(див. далі).
2.2.3 Рівняння вихідних сигналів та їх синтез у заданий базис:
- Методика синтезу автомата Мілі
Структурна схема автомата Мілі (зображена на рис. 2.3) включає ті ж етапи, що і синтез КА Мура. Відрізняється від схеми автомата Мура тим, що вихідні сигнали Y залежать від вхідних Х.
Порядок синтезу автомата Мілі:
1. Позначаємо вхід початкових та кінцевих станів;
2. Позначаємо вихід операторних вершин у паралельних гілках одним станом (див. рис. 2.4). Кожна операторна вершина відзначається окремим станом. Таблиця переходів автомата має наступні стовпці: am, as - вихідний стан і стан переходу.
Х (am,as) - конюнкція вхідних перемінних, визначальний перехід (am, as),
Yh - вихідний сигнал на переході (am, as).
Для синтезу логічної схеми в заданому базисі необхідно перетворити СБФ за правилами Де-Моргана з урахуванням обмежень елементного базису - числа входів і навантажувальної здатності.
Рис. 2.5 Граф-схема автомата Мілі
Табл. 2.2 Структура переходів для автомата Мілі
№
п/пПоточний
станНаступний
станВхідний сигнал
ХВихідний сигнал
yS входи тригерівR входи тригерівAmкодAsкод1a000000a1000011у1 у2 y4 y7S52a100001a2000101y3 у8S4R53a200010a3000111у14 у17 у21 y40S5
4
a3
00011a4
a6
a800100
00110
01000X3
nX3 X4
nX3 nX4y12 у18 у20 y41
y13 y16 y35
y11 y16 y35S3
S3
S2R4 R5
R5
R4 R55a400100a5001011y11 y28 y36S56a500101a11010111y10 y27 y29 y41S2 S4R37a600110a7001111y15 y19 y34S58a700111a11010111y10 y30 y32 y41S2R39a801000a9010011y10 y17 y27 y41S510a901001a10010101y11 y25 y37S4R511a1001010a11010111y10 y20 y27 y41S512a1101011a12011001y14 y17 y21 y41S3R4 R5
13
a12
01100a13
a14
a1601101
01110
10000X3
nX3 X4
nX3 nX4y15 y19 y37
y12 y15 y17
y21 y22 y34 y40
y15 y19 y34S5
S4
S1
R2 R314a1301101a20101001y12 y18 y32 y41S1R2 R515a1401110a15011111y12 y30 y32 y41S516a1501111a20101001y12 y23 y30 y41S1R2 R4 R517a1610000a17100011y14 y18 y32 y41S518a1710001a18100101y13 y31 y36S4R519a1810010a19100111y12 y30 y32 y41S520a1910011a20101001y13 y28 y39S3R4 R521a2010100a21101011y14 y20 y24 y40S5
22
a21
10101a22
a23
a2410110
10111
11000X3
nX3 X4
nX3 nX4y15 y31 y34
y9 y14 y18
y19 y20 y35 y41
y14 y17 y24 y41S4
S4
S2R5
R3 R523a2210110a25110011y14 y24 y32 y40S2 S5R3 R424a2310111a25110011y14 y23 y33 y41S2R3 R425a2411000a25110011y15 y31 y38S5
26
a25
11001a26
a0
a2711010
00000
11011X2
nX2 X1
nX2 nX1y11 y25 y34
y10 y26 y30 y41
y11 y31 y35S4
S4R5
R1 R2 R527a2611010a0000001y10 y26 y30 y40R1 R2 R428a2711011a0000001y10 y26 y30 y40R1 R2 R4 R5
2.4 Формування схеми автомата Мілі
2.4.1 Функції збудження памяті та їх синтез у заданий базис:
2.4.2 Синтез дешифратора та його синтез у заданий базис.
Методика синтезу дешифратора до автомата Мілі:
- таблиця істинності (Карта Карно);
- Карта Карно для одержання мінімізованої функції збудження;
- запис формул функцій збудження;
- побудова схеми.
Оскільки на кожнім наборі вхідних перемінних активний тільки один біт, то Карту Карно можна зобразити одну загальну для усіх вихідних сигналів. При цьому в осередках Карти Карно записуються не одиниці, а імена відповідних функцій.
Табл. 2.3 Карта Карно до дешифратора автомата Мілі
000 001 011 010 110 111 101 10000
01
11
10а0а1а3а2а6а7а5а4а8а9а11а10а14а15а13а12а24а25а27а26****а16а17а19а18а22а23а21а20
...
...
...
Електрична схема дешифратора зображена на рисунку 2.6.
Рис. 2.6 Дешифратор. Функціональна схема.
2.4.3 Рівняння вихідних сигналів та їх синтез у заданий базис:
3. Синтез автоматів з програмованою логікою
3.1 Синтез автомата з примусовою адресацією команд
ПЗУ зберігаємий набір команд, кожна з котрих несе інформацію про набір вихідного сигналу, про поточний такт та адресу мікрокоманд, котрі повинні бути виконані у наступному такті.
Рис. 3.1 - Формат МК
Рис. 3.2 - Структурна схема АПЛ з примусовою адресацією мікрокоманд
Аналіз рисунка 3.2:
- СФВС - дозволяє декодувати інформацію, що утримується в полі Y.
- САХ - являє собою мультиплексор на інформаційні входи якого подаються вхідні сигнали, а на адресні, код з поля Nх при цьому на А0 завжди подається сигнал "0", у такий спосіб формується сигнал Z, що забезпечує передачу на адресний вхід памяті А або А0, або А1.
Для того щоб сформувати вміст ROM по граф-схемі мікрокоманд необхідно:
- відзначити номера мікрокоманд;
- закодувати вихідні сигнали і сформувати мікрокоманди по заданому форматі;
- сформувати таблицю вмісту ROM.
Рис. 3.3 Гра?/p>