Реализация n-битного умножения на Spartan 3E Kit с использованием аппаратных умножителей
Курсовой проект - Компьютеры, программирование
Другие курсовые по предмету Компьютеры, программирование
МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ УКРАИНЫ
ХАРЬКОВСКИЙ НАЦИОНАЛЬНЫЙ УНИВЕРСИТЕТ РАДИОЭЛЕКТРОНИКИ
Кафедра АПВТ
Пояснительная записка к комплексному курсовому проекту
по курсу Проектирование специализированных микропроцессорных систем
на тему
Реализация n-битного умножения на Spartan 3E Kit с использованием аппаратных умножителей
Выполнила
Кульбакова Н. И.
Харьков 2009
РЕФЕРАТ
Целью курсового проектирования является на практике изучить все этапы проектирования на примере реализации 4-битного умножения на Spartan-3 E Kit с использованием аппаратных умножителей.
Работа включает в себя подробное исследование спецификации и работы встроенных умножителей Spartan-3 E Kit в различных режимах.
БЛОК, ПАРАМЕТРЫ, СПЕЦИФИКАЦИЯ, ПРОЕКТИРОВАНИЕ, УМНОЖЕНИЕ.
Содержание
аппаратный умножитель проектировани
Введение
. Техническое задание
.1 Назначение устройства
.2 Требования к реализации
1.3 Входные/выходные параметры
.Техническое предложение
.1 Математическое обеспечение
.1.1 Двоичная арифметика чисел с плавающей запятой
.1.2 Умножение чисел с плавающей запятой
2.2 Выбор элементной базы
3. Эскизный проект
.1 Спецификация умножителя, основные режимы
.1.1 Сдвигающее устройство
3.1.2 Генератор возвращения величины
3.1.3 Возвращение дополнительного кода
3.1.4 Комплексное умножение
3.1.5 Режим разделения времени в матричном умножении
3.1.6 Умножение с плавающей точкой
3.1.7 Знаковый умножитель с дополнительным кодом
3.2 Спецификация и выбор времени
3.3 Библиотеки примитивов
.4 Расширение умножителей
4. Технический проект
4.1 Описание блока умножителя в архитектуре Spartan -3
4.2 Описание двух умножителей в одном примитиве
4.3 Описание системы CORE генератора
4.4 Описание System Generator
.5 Описание подмодулей умножителя
.6 Описание MAC ядра
.7 Отладка описания
. Реализация устройства
.1 Синтез и постсинтезное моделирование
5.2 Реализация и программирование
Выводы
Перечень ссылок
Приложение А
Приложение Б
Приложение B
ВВЕДЕНИЕ
аппаратный умножитель проектирование
Появление программируемой логики обозначило новое направление в проектировании цифровой аппаратуры. Теперь результатом проектирования стало описание конфигурации логических блоков и ячеек в FPGA и CPLD и связей между ними. Именно оптимальность схемного описания определяет конечные показатели быстродействия проекта и занимаемую площадь кристалла FPGA/CPLD, а также время выполнения самого этапа размещения и трассировки. Задача систем синтеза - это создание схемных описаний, максимально подготовленных к этапу размещения и трассировки.
В данной работе подробно рассматривается функционирование встроенных умножителей 18х18, которые ускоряют DSP логику (отключения устройства) в семействе Spartan ™ -3. Множители являются быстрыми и эффективными при осуществлении знакового или беззнакового умножения до 18 битов. Кроме основных функций умножения, встроенный блок умножитель может использоваться как сдвигающее устройство, или как генератор числа, или возвращать значение с дополнительным кодом. Множители могут быть расположены каскадом друг к другу, или как CLB логика для больших или более сложных функций.
Устройства Spartan-3A платформы DС включают высокоэффективные DSP48A блоки, которые совместимы с архитектурой Virtex -4 FPGA DSP48. в Spartan-3 имеет множество особенностей, чтобы укрепить арифметические возможности чипа. Логический перенос и специализированная (выделенная) маршрутизация переноса обеспечивается так же, как и в прошлых поколениях. Специализированный (выделенный) вентиль И в CLB блоках ускоряют операции умножения массива. Самым новым и наиболее существенным добавлением является специализированный 18x18 блок множителя с двоичным дополнением. При задействовании от 4 до 104 из этих специализированных множителей в каждом устройстве, быстрые арифметические функции могут быть осуществлены с минимальным использованием ресурсов общего назначения. В дополнение к преимуществу работы, специализированные(выделенные) множители требуют меньшей мощности, чем множители, основанные на CLB. Легко имплементируются приложения типа знаковое - знаковое умножение, знаковое - без знака умножение, без знака - без знака умножение, логические, арифметические, устройства с циклическим сдвигом, дополнительный код и возвращение величины.
В данном курсовом проекте была описана реализации аппаратного умножителя и его работа на примере умножения n-битных чисел.
1 Техническое задание
Техническое задание (ТЗ) на проектирование должно содержать исчерпывающую и однозначную информацию о требованиях, предъявляемых к проекту. Техническое задание обычно объемный документ, в котором на естественном языке описана, по сути, словесная модель проектируемой системы. Несмотря на строгость и точность формулировок ТЗ не дает однозначного описания объекта проектирования и не позволяет непосредственно переходить от описания функционирования системы к ее техническому воплощению. Основные требования к проектированию: использование стандартных свободно распространяемых или лицензионных САПР, описание моделей с помощью ЯОА любого типа, использование тестового подхода к проверке исправности модели устройств?/p>