Разработка устройства двоичных чисел
Курсовой проект - Компьютеры, программирование
Другие курсовые по предмету Компьютеры, программирование
Разработка устройства двоичных чисел
Введение
прибор двоичное число
В технике связи обработка информации может осуществляться двумя методами: аналоговым, при котором участвующие в обработке величины обычно представляются уровнями напряжения или тока, или цифровым, при котором величины представляются в цифровой форме, а обработка информации сводиться к последовательности действий (операций) над числами . В зависимости от использованного метода обработки, различают два типа аппаратуры: аналоговая и цифровая.
Цифровые методы, по сравнению с аналоговыми, имеют ряд достоинств: возможность обеспечения любой точности обработки, высокую помехозащищенность, высокую стабильность характеристик, выполнение таких видов обработки, которые аналоговыми методами трудно выполнить или совсем не возможно. В цифровой аппаратуре основным устройством, в котором непосредственно выполняется обработка: является процессорное устройство.
Целью данной работы является построение ОУ на микросхемах 155-ой серии ТТЛ- логики с малой степенью интеграции. Порядок функционирования данного устройства будет задан путем соединения между собой логических элементов.
Выполнения данной работы необходимо для приобретения навыков в разработке и построения цифрового устройства
Разработка умножителя положительных двоичных чисел
Цель данной работы- разработка умножителя положительных двоичных чисел.
Исходные данные: А = 7(10) = 111(2) - три разряда
В = 3(10) = 11(2) - два разряда
Выполним умножение этих чисел в двоичной системе счисления:
S4=1, S3=0, S2=1, S1=0, S0=1
Произведение образуется как сумма первого и второго частичного произведений, здесь разряды обозначены соответственно как разряды суммы S4, S3, S2, S1, S0.
Выполним синтез 4-х разрядного шифратора Y1 сомножителя А. Для этого построим таблицу истинности шифратора:
Таблица 1
Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9X8X4X2X100000000000000010000000000010010000000001000010000000011000010000001000000010000010100000010000110000000010001110000000010100000000000011001
Запишем по таблице истинности логические функции выходов через логическую операцию
1)
)
)
)
Для построения схемы в базисе И-НЕ следует преобразовать исходные функции:
)
)
)
)
Построим логическую схему шифратора в базисе И-НЕ на логических элементах. Для этого произведем выбор микросхем и логические элементы обозначенные DD1.1, DD1.2 … DD2.1, DD2.2 …
Синтез-построение схемы элементов
Первое множимое (А) дается в схему шифраторов имеет 4 выхода так как шифратор рассчитан на 10 чисел, то они имеют 10 выходов.
Шифратор: CD- coder
1.Шифратор(называемый также кодером)- устройство, осуществляющее преобразование десятичных чисел в двоичную систему счисления.
2.Шифратор - КЦУ, который служит для преобразования унитарного кода в n-разрядный двоичный.
Комбинационно-логические схемы
При умножении чисел А и В образуется первое частичное произведение, представленное разрядами: А4 В4, А3 В1, А2 В1, А1 В1. При умножении числа А на первый разряд В1 сомножитель В и второе частичное произведение, представленное разрядами: А4 В2, А3 В2, А2 В2 и А1 В2. При умножении числа А на второй разряд В2 сомножителя В.
Реализуем технические разряды перечисленных первого и второго частичных произведений с помощью конъюнкторов, логических элементов И. Для этого потребуется две микросхемы К155ЛИ1, содержащие в себе четыре элемента 2-И.
Регистр сдвига
При умножении А на В преобразование второго частичного произведения можно представить как множимое А, сдвинутое влево на один разряд. Такую функцию сдвига влево выполняет сдвиговой регистр. Произведем выбор микросхемы четырех разрядного сдвигового регистра. Обеспечим режим сдвига влево путем соответствующего включения управляющих входов.
Выберем микросхему К155ИР1. Регистр сдвига с параллельными и последовательными входами. При параллельной записи информации, установленной на четырех разрядном входе D на вход параллельной загрузки L подают уровень логической 1, а на тактовый вход С1, тактовый импульс, по отрицательному фронту которого, данные переписываются на вход регистра Q. Состояние входов DR и C2 могут быть при этом произвольными.
Выходы КЛС второго частичного произведения подключает к информационным входам D1-D4 в соответствии со структурной схемой
Рисунок -Регистр сдвига с параллельными и последовательными входами (-общ., - + 5В)
Регистр, преобразующий параллельную форму сигнала в последовательную
Результат- произведение А В, полученное в виде суммы первого частичного произведения со сдвинутым на один разряд вторым частичным произведением, представлен в данной схеме шестиразрядным двоичным числом в параллельной форме, снимаемым с выходов сумматора.
В разрабатываемой схеме выходная информация передается в линию в последовательной форме. Такая ситуация возможна в сетях ЭВМ при межмашинном обмене информацией по первой линии согласно протоколу обмена. Протокол обмена-соглашения, в котором указано, что первым передается сигнал управления (стартовый сигнал), вторым- сигнал подтверждения с приемного конца, после второго сигнала передается информация (6 бит), таким образом, длина передаваемого слова информации- 8 бит (1 Байт).
Чтобы преобразовать параллельную форму