Разработка структуры гипотетического микропроцессора и центральной части МЭВМ на его базе. Эмуляция выполнения команд
Курсовой проект - Компьютеры, программирование
Другие курсовые по предмету Компьютеры, программирование
?ль, иначе - в единицу.
Код операции: |11110110|mod 100 reg|,гре mod - два бита режима адресации, reg - три бита регистра.
Размер команды: 16 бит.
В данном ПП данная команда реализована в виде MUL BL, ее машинный код - F6E3.
Алгоритм выполнения команды:
1)извлечь из AL значение;
2)извлечь значение из BL;
)установить n = 8;
)выполнить операцию умножения для n-го разряда;
)установить n : =n - 1;
6)если n равно 0, то закончить выполнение, иначе перейти к пункту 4;
)поместить результат в АХ;
8)установить значение флагов.
4.2.3 Команда DEC AL
Команда DEC уменьшает значение операнда на единицу, не влияет на флаги. В роли операнда может выступать память/регистр размерностью один или два байта. В данном ПП используются такие параметры:
Код операции:FE C8
Размер команды: 16 бит.
Алгоритм выполнения команды:
) уменьшить AL на единицу.
4.2.4 Команда MOV r/m8,r8
MOV - пересылает регистр в регистр/память размерностью 8 бит.
Код операции: 88 XX
где R - код регистра, XX - код заданного регистра (8 бит).
Размер команды: 16 бит.
Алгоритм выполнения:
) извлечь регистр;
) пересылка данных в регистр/память.
4.2.5 Команда JMP (относительная адресация)
Команда JMP выполняет переход к заданной метке.
Формат команды: EB SS,
где S - смещение.
Размер команды: 16 бит.
Алгоритм выполнения:
- к содержимому регистра IP прибавляется смещение метки.
4.2.6 Команда JА (относительная адресация)
Команда JА выполняет переход к заданной метке при условии, что флаги СF и ZF равны нулю.
Формат команды: 77 SS,
где S - смещение.
Размер команды: 16 бит.
Алгоритм выполнения:
) к содержимому регистра IP прибавляется смещение метки.
5. РАЗРАБОТКА СТРУКТУРЫ ЦЕНТРАЛЬНОЙ ЧАСТИ МИКРОЭВМ НА БАЗЕ ГИПОТЕТИЧЕСКОГО МИКРОПРОЦЕССОРА
5.1 Разработка структуры микроЭВМ
На базе спроектированного микропроцессора можно построить микро-ЭВМ, структурная схема которой, как и схема самого микропроцессора, в значительной мере отражает функциональные возможности системы команд микропроцессора. Так для данного ограниченного набора команд нецелесообразно использовать сложную операционную систему, поэтому можно ограничиться ПЗУ, которое содержало бы базовый набор команд ввода-вывода, и позволяло загружать несколько программ в оперативную память, следовательно, нам необходимо ОЗУ и периферийное устройство. Шинный интерфейс будет выглядеть так: шина данных - 20 бит, шина адреса - 32 бита, шина управления - 4 бит. Структурная схема микро-ЭВМ приведена на рисунке 5.1.
Рисунок 5.1 - Структурная схема микро-ЭВМ
Состав схемы на рисунке 4.1:
) МП- разработанный гипотетический микропроцессор (координирует работу устройств микро-ЭВМ);
) ОЗУ- оперативное запоминающее устройство (хранит программы выполнения);
) ПЗУ- постоянное запоминающее устройство;
) ПУ - периферийные устройства (служат для обмена информации с внешним миром).
5.2 Организация шин микро-ЭВМ
Все составные элементы ПК, к которым в первую очередь следует отнести процессор, запоминающее устройство и периферийные устройства, должны быть соединены друг с другом. Это соединение осуществляется с помощью шин. Шина состоит из определенного количества линий, которые в соответствии со своим функциональным назначением называют линиями для обмена данными (шина данных), линиями управления данными (управляющая шина) или линиями адресации данных (адресная шина). Каждая линия передает двоичную цифру. К факторам, определяющим производительность шины, относят ее ширину.
Шину данных образуют линии, предназначенные для обмена данными между отдельными блоками ПК. Началом шины данных является центральный процессор.
Его структура определяет ширину шины данных, т. е. количество линий данных. Чем шире шина данных, тем больше данных может быть передано за определенный период времени и тем быстрее (производительнее) работает МЭВМ.
Теперь перейдем к адресной шине, с помощью которой осуществляется процесс адресации. Под адресацией понимают распределение данных, проходящих через шину данных, по определенным ячейкам памяти. Каждая ячейка памяти компьютера имеет свой собственный адрес. В процессе каждой записи или каждого считывания данных процессор должен сообщать, из какого адреса он хотел бы считать данные или в какой адрес их записать. Ширина (разрядность) адресной шины показывает, какое максимальное количество адресов может обрабатывать процессор. Число линий в адресной шине показывает, каким объемом памяти может управлять процессор. Разработанная МЭВМ имеет 32-разрядную адресную шину, что позволяет адресовать 4 Гб памяти.
Шину управления образуют линии, расположенные на материнской плате и предназначенные для управления различными операциями, выполняемыми процессором. Определенные сигналы обеспечивают, чтобы при доступе к памяти не возникало конфликтов при одновременном обращении к одной и той же ячейке памяти. Все остальные исполнительные элементы в это время блокируются с помощью соответствующего сигнала от шины управления.
5.3 Организация ОЗУ
Одним из наиболее важных элементов МЭВМ является ОЗУ, в котором хранятся все данные, команды. Схема ОЗУ показана на рисунке 5.2.
Рисунок 5.2 - Структура ОЗУ
Состав схемы:
1)ША - шина адреса;
2)ШД - шина данных;
3)ШУ - шина управления;
)РА - регистр адр?/p>