Разработка микропроцессорной системы на основе процессора MC68000
Контрольная работа - Компьютеры, программирование
Другие контрольные работы по предмету Компьютеры, программирование
Задание
микропроцессор память блок шина
- Разработать микропроцессорную систему на базе процессора MC68000.
- Разработать и нарисовать структурную и принципиальную схему МПС. Произвести подключение шины адреса, данных и управления к соответствующим блокам на схеме. Сформировать блок устройства памяти (ОЗУ и ПЗУ) и подключить его к шинам блока центрального процессора на принципиальной схеме. ОЗУ должно обеспечивать выбор байта, слова и двойного слова.
- Количество ОЗУ, ПЗУ, таймеров, параллельных и последовательных интерфейсов выбирается согласно варианту из таблицы.
Исходные данные
ОЗУ, КбПЗУ, КбПоследовательные каналы (ввод/ вывод)Параллельные каналы (ввод/ вывод)Таймеры110165463
1. Разработка структурной схемы МПС
Для построения структурной схемы МПС необходимо рассчитать количество микросхем ОЗУ, ПЗУ, а также периферийных микросхем: DUART (Dual Asynchronous Receiver/Transmitter - двойной асинхронный приёмопередатчик) и PI/T - программируемый параллельный интерфейс-таймер.
Так как объем ОЗУ равен 110 Кб, а ПЗУ - 165 Кб, то необходимо использовать два слоя для ОЗУ и три слоя для ПЗУ. Каждый слой состоит из 4-х микросхем памяти ёмкостью 64Кх8 бит каждая, что позволяет производить обработку операндов различной размерности - байт, слово и длинное слово.
Для обеспечения заданного исходными данными 4 последовательных каналов передачи и 4 каналов приема необходимо 2 микросхемы DUART (по два канала передачи и приема в каждой).
Для обеспечения заданного исходными данными 6 параллельных каналов ввода и 6 параллельных каналов вывода необходимо 6 микросхем PI/T, т.к. для передачи или приема могут используются порты А и В, а порт С может использоваться для управления таймером и прерываниями.
Выбор необходимых слоев ОЗУ, ПЗУ, микросхем последовательного или параллельного интерфейсов, а также микросхем таймеров, производится с помощью дешифраторов.
Структурная схема МПС MC68000 состоит из элементов:
CPU - микропроцессор MC68000;
ГТИ - генератор тактовых импульсов;
RAM - Оперативное запоминающее устройство (ОЗУ);
ROM - Постоянное запоминающее устройство (ПЗУ);
DUART - двойной асинхронный приемопередатчик;
PI/T - программируемый параллельный интерфейс-таймер.
FPGA - программируемая логическая схема.
Структурная схема любого МП комплекта сводится к отображению функционально законченных узлов в виде прямоугольников и отображению их соединений между собой только основными сигналами.
2. Разработка принципиальной схемы МПС
.1 Блок микропроцессора
В качестве центрального процессора в данной курсовой работе используется процессор фирмы Motorola MC68000. Он имеет 16 - разрядную шину данных и 24-разрядную шину адреса. На рис. 2.1 приведена схема подключения микропроцессора к шинам проектируемой МПС.
Рис. 2.1 - Схема микропроцессора
Системные сигналы. CLK - тактовый сигнал синхронизации, период которого определяет продолжительность такта машинного цикла. CLK согласовывает во времени функционирование узлов и блоков МП и сопровождает обмен в МПС.
Внешний сигнал системного сброса = 0 вызовет системное прерывание выполнения текущей программы, а содержимое регистров адреса и данных обнуляется. В регистре признаков SR устанавливается значения флажка S = 1 (режим супервизора), а другие флажки приобретают значение 0. Внешний сигнал обычно формируется во время включения питания или при нажатия клавиши сброса. Сигнал = 0 формируется также при выполнении привилегированной команды RESET, которая переводит к начальному состоянию другие устройства МПС. Входной сигнал = 0 останавливает выполнение текущей программы, переводит выводы А23…А1, D15…D0 в высокоимпедансное состояние (третье состояние), а выходы управляющих сигналов - к неактивному состоянию. С аналогичной реакцией МП формирует исходный сигнал =0 при двойной ошибки шины (двукратное поступление сигнала = 0), выход из состояния остановки происходит при поступлении внешнего сигнала = 0 или прерывания. Сигнал ошибки обращения к шине = 0 формируется контролером шины.
Сигналы управления обменом. - адресный строб, который своим активным уровнем = 0 в тактах S0 и S1 в цикле обмена сопровождает адрес на ША. - сигнал, который определяет направление обмена по ШД: ввод в МП (чтение) - при = 1; вывод из МП (запись), если = 0. (передача старшего байта), (передача младшего байта) - сигналы, которые определяют размер данных на ШД. = 0, = 0 определяют передачу слова. Младший байт передается, если = 1 и = 0, старший - = 0, = 1. Входной сигнал готовности к обмену = 0 поступает, если периферийное устройство или память - объекты обращения - готовы к обмену. Иначе - = 1.
Сигналы управления захватом шины. Эти сигналы определяют порядок использования системной шины устройствами системы. В режиме захвата шины МП отсоединяется от шины, а управление обменом осуществляет другое устройство. Чаще всего - это режим прямого доступа к памяти (ПДП), когда осуществляется обмен между основной памятью (ОП) и каким-нибудь внешним устройством без участия МП. - входной сигнал запроса от внешнего устройства на захватывание шины. Если = 0, МП завершает текущий цикл обмена, приостанавливает выполнения команды и переводит выводы А23…А1, D15…D0 в высокоимпедансное состояние, а выходы управляющих сигналов - к неактивному состоянию. - исходный сигнал разрешения захватывания шины, который приобретает значение = 0 после разъединения МП с шиной. - входной сигнал