Разработка лабораторного макета для исследования RS-триггеров
Курсовой проект - Компьютеры, программирование
Другие курсовые по предмету Компьютеры, программирование
диаграммы, существуют моменты времени, когда и на прямом, и на инверсном выходах триггера уровни сигналов одинаковы. В тоже время алгоритмы работы управляемых триггерами схем и соответственно сами эти схемы строят исходя из установившихся значений сигналов на выходах триггера, когда оба они взаимно инверсные. Поэтому, управляемая триггерами схема, получив на вход непредусмотренную комбинацию сигналов, сформирует на своем выходе также нечто совершенно не предусмотренное алгоритмом ее работы.
По временной диаграмме можно оценить время задержки распространения tзд.р. триггера как отрезок времени, по прошествии которого на обоих выходах триггера устанавливаются правильные уровни: tзд.р. = 2?. Можно оценить и минимально допустимую длительность R и S сигналов., ниже которой обратная связь триггера еще не успеет замкнуться и в результате выходы триггера вернутся в исходное состояние. Это значение лежит в пределах (23)?. Для боле точной оценки необходимо задать допуски на пороги срабатывания и длительности фронтов элементов. Для триггеров, выпускаемых в виде схем средней интеграции, значения tзд.р. и минимальной длительности входных сигналов указывают в паспорте.
Если на входы триггера одновременно подать две 1, то на обоих выходах появятся нули. Если теперь одновременно снять единицы со входов, то оба элемента начнут переключаться в единичное состояние, каждый стремясь при этом оставить своего партнера в нуле. Какой элемент одержит в этой борьбе победу, будет зависеть от их коэффициентов усиления, скоростей переходных процессов и ряда других не известных заранее факторов. Для разработчика результирующее состояние триггера остается неопределенным, неуправляемым. Поэтому комбинация из двух единиц на входах считается запрещенной, и в обычных условиях ее не используют. В некоторых справочниках эту комбинацию также называют неустойчивой, хотя пока она держится на входах, схема вполне устойчива. Комбинацию единиц на входах допустимо применять, когда обеспечено не одновременное, а строго поочередное снятие R и S сигналов.
RS-триггер на элементах И-НЕ
Для элемента И-НЕ активным сигналом является логический 0: наличие его хотя бы на одном входе обусловливает на выходе логическую 1 независимо от сигналов на других входах. Логическая 1 для такого элемента является пассивным сигналом: с ее поступлением на вход состояние выхода элемента не изменяется.
В силу сказанного триггер на элементах И-НЕ (рис. 4.5, а) переключается логическим 0. На условном изображении такого триггера (рис. 4.5, б) это отражают инверсными входами.
Нетрудно понять, что для данного триггера комбинация входных сигналов R = 0, S = 0 является запрещенной, а комбинация S = 1, R = 1 не меняет его предыдущего состояния.
Так как триггеры на элементах ИЛИ-НЕ и И-НЕ переключаются противоположными логическими сигналами, то переключательную таблицу для рассматриваемого триггера можно получить из табл. 4.1, заменяя 1 на 0 и наоборот, в столбцах S и R. Более того, табл. 4.1 будет соответствовать триггеру на элементах И-НЕ, если считать, что в указанных столбцах записаны инверсии входных сигналов S и R. Чтобы подчеркнуть переключение триггера нулем, такие обозначения иногда ставят у его входных выводов.
Рисунок 4.5 - RS-триггер на элементах И-НЕ
4.3 Синхронный RS-триггер на логических элементах
На входы логического элемента или устройства сигналы не всегда поступают одновременно, так как перед этим они могут проходить через разное число узлов, не обладающих к тому же одинаковой задержкой. Это явление называют состязаниями или гонками. В результате его в течение некоторого времени на входах создастся непредвиденная ситуация: новые значения одних сигналов сочетаются с предыдущими значениями других, что может привести к ложному срабатыванию элемента (устройства).
Последствия гонок можно устранить временным стробированием, когда на элемент кроме информационных сигналов подаются тактирующие (синхронизирующие) импульсы, к моменту прихода которых информационные сигналы заведомо успевают установиться на входах.
Одноступенчатый синхронный RS-триггер
На рис. 3.6, а изображена схема тактируемого RS-триггера. Она содержит асинхронный RS-триггер T1 с прямыми входами (собранный на элементах ИЛИ-НЕ) и два конъюнктора. Последние передают переключающую логическую 1 с информационного S- или R-входа на соответствующие входы T1 только при наличии на синхронизирующем входе C логической 1. При C = 0 информация с S- и R-входов на триггер Т1 не передается. Условное изображение тактируемого триггера приведено на рис.
Рисунок 4.6 - Одноступенчатый синхронный RS-триггер на элементах ИЛИ-НЕ
На рис. 4.7 дана схема тактируемого RS-триггера, основу которого составляет асинхронный RS-триггер T1 с инверсными входами (аналогичный изображенному на рис. 4.5, а). Чтобы обеспечить переключающий логический 0 на соответствующем входе Т1, в схеме использованы элементы И-НЕ. Логический 0 на выходе такого элемента будет при логических 1 на его входах, т. е. при S = 1, С = 1 или при R = 1, С = 1.
Рисунок 4.7 - Одноступенчатый синхронный RS-триггер на элементах И-НЕ
Рисунок 4.8 - Временные диаграммы работы синхронного RS-триггера
На рис. 4.8 приведены временные диаграммы триггера, изображенного на рис. 4.7, без учета времени его переключения. Переключение триггера в состояние Q = 1 происходит при S = 1 с поступлением синхроимпульса 2, когда на выходе S появляется ?/p>