Проектирование микропроцессорного модуля автоматизированной информационной системы
Курсовой проект - Компьютеры, программирование
Другие курсовые по предмету Компьютеры, программирование
?ройств непосредственно одним из адресных битов без предварительной дешифрации.
Отведем три младших бита адреса на адресацию внутри самого устройства, а биты адреса, начиная с 3-го, будем использовать для выбора отдельных устройств. Назначим 3-й бит для выбора БИС ППИ КР580ВВ55, 4-й - ПКП КР580ВН59А и 5-й - для ПККИ КР580ВВ79.
Таким образом, адреса портов будут следующими:
h - порт А ППИ;
h - порт В ППИ;
Аh - порт С ППИ;
Bh - регистр управляющего слова ППИ;
h, 0011h - регистры управляющих слов ПКП;
h - данные для ПККИ:
h - регистр управляющего слова ПККИ.
2.3 Описание функционирования принципиальной схемы
Два основных режима работы МП-модуля - это ввод и вывода информации с УВВ. Можно выделить подрежимы чтения/записи из памяти и портов в качестве логически завершенных процедур, входящих в каждый из основных режимов.
Регистры-защелки КР580ИР82, формирующие шину адреса, функционируют одинаково во всех циклах работы МП-модуля. Вывод OE заземлен, поэтому данные переписываются со входа буферного регистра на его выход сразу же по поступлению. Строб записи STB указывает на то, что на входе БР находятся необходимая информация. При высоком уровне STB данные на выходной шине DO совпадают с данными на входной шине DI. По заднему фронту STB выходная шина DO защелкивается, сохраняя текущее значение до следующего изменения.
Два шинных формирователя КР580ВА86 используются для формирования шины данных МП-модуля. На вход Т указания направления передачи в начале цикла шины МП поступает сигнал IP/OP (DT/R), задающий направление передачи данных: с шины А на шину В при Т=1, и с В на А при Т=0. На вход разрешения выдачи данных на выходную шину OE микропроцессором подается сигнал DEN низкого уровня в тот момент, когда мультиплексированная шина данных/адреса МП используется в качестве шины данных.
Чтение памяти
В течение всего цикла чтения памяти МП на выходе M/IO поддерживается высокий уровень сигнала, а на выходе IP/OP (DT/R) - низкий. В такте Т1 на шины адреса/данных и адреса/состояний выдается адрес ячейки памяти или слова. В момент выдачи адреса при обращении к старшему байту или ко всему слову на выводе МП ВНЕ появляется сигнал низкого уровня. По заднему фронту импульса ALE в этом такте происходит фиксация адреса в буферных регистрах. В такте Т2 шина адреса/данных переходит в высокоимпедансное состояние, а на шине адреса/состояния появляются сигналы слова состояния машинного цикла. После этого на выводе RD появляется сигнал низкого уровня, использующийся в СФУС для формирования сигнала чтения из памяти MEMR. Сигнал DEN низкого уровня разрешает выдачу информационных сигналов с шинных формирователей. В начале такта Т3 шина адреса/данных переключается на ввод информации. В тактах Т3 и Т4 данные должны поступать на шину данных МП-модуля и, через шинные формирователи, на выводы А0-А15 МП. В конце такта Т3 снимаются сигналы RD и DEN, затем в середине такта Т4 - сигнал DT/R, а в конце такта Т4 вывод M/IO переходит в третье состояние.
СФУС формирует сигнал чтения из памяти MEMR при высоком уровне на выходе M/IO и низком - на выходе RD. Этот сигнал имеет низкий активный уровень и подается на вход WE микросхем ОЗУ и на вход СS микросхем ПЗУ. По сигналу MEMR выбранные микросхемы памяти выставляют на шину данных значение адресуемой ячейки.
Запись в память
Цикл шины МП при записи информации в память, как и все циклы чтения/записи, длится 4 такта. Признаком записи в память служат сигналы высокого уровня на выводах DT/R и M/IO в течение всего цикла. В такте Т1 на 20-разрядную шину адреса МП выставляется адрес записываемого слова, и, в случае обращения к старшему байту или ко всему слову, сигнал на выводе ВНЕ принимает значение логического нуля. Одновременно с этим на выводе ALE появляется сигнал строба записи адреса в буферные регистры, по заднему фронту которого адрес и значение сигнала ВНЕ сохраняется на шине адреса МП-модуля. По переднему фронту тактирующего импульса Т2 на шину адреса/данных выдаются данные для записи, а на шину адреса/состояния - сигналы состояния машинного цикла. На выходе WR появляется сигнал низкого уровня, используемый для формирования в СФУС сигнала записи в память MEMW. Появляющийся на выходе DEN сигнал низкого уровня разрешает выдачу слова данных на выходную шину шинных формирователей, т.е. переписывает сигналы данных с шины адреса/данных МП на шину данных МП-модуля. Сигналы WR и DEN в цикле записи поддерживаются дольше по сравнению с аналогичными сигналами RD и DEN в цикле чтения и снимаются в середине такта Т4, обеспечивая таким образом надежную запись информации. Одновременно с сигналом DEN снимается также сигналы DT/R и M/IO.
СФУС формирует сигнал MEMW записи в память при наличии высокого уровня на выходе M/IO и низкого - на выходе WR. Этот сигнал имеет высокий активный уровень и подается на вход WE микросхем ОЗУ. По сигналу MEMW выбранные микросхемы ОЗУ сохраняют значения с шины данных в адресуемую ячейку памяти.
Чтение/запись УВВ
Циклы шины МП при чтении и записи информации из внешних устройств аналогичны циклам при чтении и записи памяти с той разницей, что на выходе M/IO поддерживается низкий уровень сигнала, используемый СФУС для формирования сигнала чтения из внешнего устройства IOR.
Ввод данных
Ввод данных осуществляется с клавиатуры по запросу на прерывание. За формирование запроса отвечает ПККИ КР580ВВ79. Опишем алгоритм его работы в выбранном режиме. На выходах S0-S2 ПККИ выставляется код сканируемой строки матрицы. Этот код с помощью дешифратора 3 в 8 К555ИД7 преобразуется в сигнал опр