Приемник цифровой системы передачи информации ВЧ-каналом связи по ВЛ
Дипломная работа - Компьютеры, программирование
Другие дипломы по предмету Компьютеры, программирование
engine that the ownership bit has been set */
dm(_RD_DMA_CONFIG2)= mx0;
dm(_WR_DMA_CONFIG2)= my1;
dm(_RD_DMA_CONFIG3)= mx0;
dm(_WR_DMA_CONFIG3)= my1;
my1 = 0x8007;
dm(_RD_DMA_CONFIG4)= mx0;
dm(_WR_DMA_CONFIG4)= my1;
//io(DMACW_CFG) = mx0;///* enable DMA in both channels */
//io(DMACR_CFG) = mx0;//
iopg=mx1;
rti(db);
dmpg1=my0;
ena int;
.section/pm seg_pmcode;
.global ini_row,row,Start_DMA;
#define nsecs1 3
.global External_Port_Init;
External_Port_Init:
IOPG = External_Memory_Interface_Page;
ax0=0x38;
// ax1=b#0000000100010010;
ax1=b#0000001011100100;
// ax1=b#0000001111110110;
// || | ++++++---waitstates(2-0 for rd, 5-3 for wr),WaitStateMode (bits 7-6)
// || ++---------00-only ACK, 01 - Only waitStates 10 - both, 11 one of
// |+++-----------ClockDividerSelect bits 10-8: 000=1 : 101=32;
// +--------------WriteHoldEnable if 1 - enables extend the write data hold time by one cycle
IO(EMICTL)=ax0;
ax0=b#0000000001001001;
// ax0=b#0000110111111111;
IO(MS0CTL)=ax1;
IO(MS1CTL)=ax0;//ax1
IO(MS2CTL)=ax0;
IO(IOMSCTL)=ax0;
ax1=0x4001;
IO(MS3CTL)=ax0;
ax0=0xc080;
io(MEMPG10)=ax1;
io(MEMPG32)=ax0;
rts;
Start_DMA:
iopg = Memory_DMA_Controller_Page;