Билет № 14 вопрос №2

Для не резервированных ЭВМ (не содержащих дублированных стройств) последовательность вычислений следующая. Сначала необходимо определить интенсивности отказов стройств

каждого типа l_0i,i= 1, N _{_}     , где N - число стройств, входящих в состав ЭВМ. Величины l_0i  определяются по формуле                            __

       __                                                l_0i  =1/   Т_0i,                                                                          __

где Т_0i – среднее время наработки на отказ стройства i – го типа. Значения Т_0i  берутся из эксплуатационной документации на соответствующие стройства ЭВМ либо вычисляются по результатам наблюдений за работой машины. Интенсивность отказов ЭВМ в целом (суммарная интенсивность отказов ЭВМ) вычисляется по формуле

                                                             _N     

                                                      l₀=å l_0ik_i ,

                                                            ⁱ⁼¹    

где k_i- коэффициент, определяющий, насколько интенсивно используется стройство i -  го типа при совместной работе с другими стройствами в составе ЭВМ. Например:

Тип стройства:                                 Коэффициент использования:

Печатающие стройства …           0,1

ВЗУ                                                        0,9

Графические стройства                                0,05

УВВ на ЭЛТ                                        0,1

При отсутствии стройства какого – либо типа k_i принимается равным 0. Зная l₀, вычисляем среднее значение наработки на отказ машины:   

                                                                                                Т_о=1/l₀                                  __

Среднее время восстановления после отказа работоспособности ЭВМ Т _в.о вычисляется по формуле :

                                   __ N      __      __      

                                Т _в.о= Т_о  å (k_i T_в.о.i)/T_oi где T_в.о.i – среднее время восстановления i – го стройства

                                                i=1                                                                __

после отказа. Интенсивность потока восстановлений m_в.о = 1/ Т _в.о.

Билет №1 вопрос №1

Понятие о системах элементов. Состав системы элементов. Функциональные наборы логических элементов.

Системой или (комплексом, серией) логических элементов ЭВМ называется предназначенный для построения цифровых стройств, функционально полный набор логических элементов, объединяемый общими электрическими, конструктивными и технологическими параметрами, использующий одинаковый способ  представления информации и одинаковый тип межэлементных связей. Система элементов чаще всего избыточна по своему функциональному составу, что позволяет строить схемы, более экономичные по количеству элементов. (Состав) Системы элементов содержат элементы для выполнения логических операций, также элементы для силения и, восстановления и формирования стандартной формы сигналов. В настоящее время применяют в основном  системы логических элементов с потенциальным способом представления информации (потенциальные системы логических элементов). Элементы представляют собой микро миниатюризированные электронные схемы, сформированные в кристалле кремния посредством специальных технологических процессов. В большинстве современных серий  в качестве типовых используются элементы выполняющие логические операции, такие как И-НЕ,ИЛИ-НЕ,И-ИЛИ,И-ИЛИ-НЕ и др. триггеры и, кроме того, сложные функциональные элементы, представляющие собой злы ЭВМ. Основными параметрами системы логических элементов являются: питающие напряжения и сигналы для представления логического нуля и единицы, коэффициенты объединения по входам И и ИЛИ, нагрузочная способность (коэффициент разветвления по выходам) помехоустойчивость, рассеиваемая мощность, быстродействие. Для логических элементов казывается полярность и ровни входного и выходного сигналов. В дальнейшем будем считать 0 – низкий ровень, 1 высокий ровень если не оговорено обратное. Коэффициент объединения по входу определяет максимально возможное число входов логического элемента. величение числа входов связано с усложнением схемы элементов и привод к худшению других параметров элемента. Коэффициент разветвления по выходу показывает, на сколько входов логических элементов может быть одновременно нагружен выход данного логического элемента. Помехоустойчивость. Помехой называется нежелательное электрическое воздействие (напр. Пульсации напряжения питания и т.д.) на логический элемент, которое может привести к искажению преобразуемых и хранимых данных. Помехоустойчивость есть способность элемента правильно функционировать при наличии помех, она определяется максимально допустимым напряжением помехи, при котором не происходит сбоя в его работе. Быстродействие логических элементов является одним из важнейших параметров и характеризуется средним временем задержки распространения сигнала  t _з.ср.= (t_з.1 + t_з.2.)/2, где t_з.1 и t_з.2 – задержка выходного сигнала относительно фронта и спада входного сигнала. Большинство систем интегральной логики принадлежит к потенциальной системе. Их принято классифицировать по типу компонентов, на которых реализуется логические функции. Основные, часто потребляемые типы интегральных элементов: потенциальные элементы транзисторно – транзисторной логики (ТТЛ), потенциальные элементы транзисторной логики с эмиттерными связями (ЭСЛ) и элементы на МОП – транзисторах.

Билет №10 вопрос №2

Многомашинные и микропроцессорные ВС. Принципы организации. Сравнительный анализ.

ВТ  в своем развитии по пути повышения быстродействия ЭВМ приблизилась к физическим пределам. Время переключения электронных схем достигло долей наносекунды, скорость распространения сигналов в линиях, связывающие элементы и злы машины ограничена значением 30 см/нс (скорость света). Поэтому дальнейшее меньшение времени переключения электронных схем не позволит существенно повысить производительность ЭВМ. В этих словиях требования практики по дальнейшему повышению быстродействия ЭВМ могут быть довлетворены только путем распространения принципа параллелизма на сами стройства обработки информации и создания многомашинных и многопроцессорных вычислительных систем. Такие системы позволяют производить распараллеливание во времени выполнения программы или параллельное выполнение нескольких программ. Работ в системах обработки данных и управления, особенно при работе в режиме реального времени требует высокой надежности, и готовности что решается на основе принципа избыточности, и ориентирует на построение такого рода комплексов. Различие и принципы организации многомашинной и многопроцессорной ВС поясняет рисунок данный ниже:

Скачать работу в формате MO Word.

Билет № 14 вопрос №2

Для не резервированных ЭВМ (не содержащих дублированных стройств) последовательность вычислений следующая. Сначала необходимо определить интенсивности отказов стройств

каждого типа l_0i,i= 1, N _{_}     , где N - число стройств, входящих в состав ЭВМ. Величины l_0i  определяются по формуле                            __

       __                                                l_0i  =1/   Т_0i,                                                                          __

где Т_0i – среднее время наработки на отказ стройства i – го типа. Значения Т_0i  берутся из эксплуатационной документации на соответствующие стройства ЭВМ либо вычисляются по результатам наблюдений за работой машины. Интенсивность отказов ЭВМ в целом (суммарная интенсивность отказов ЭВМ) вычисляется по формуле

                                                             _N     

                                                      l₀=å l_0ik_i ,

                                                            ⁱ⁼¹    

где k_i- коэффициент, определяющий, насколько интенсивно используется стройство i -  го типа при совместной работе с другими стройствами в составе ЭВМ. Например:

Тип стройства:                                 Коэффициент использования:

Печатающие стройства …           0,1

ВЗУ                                                        0,9

Графические стройства                                0,05

УВВ на ЭЛТ                                        0,1

При отсутствии стройства, какого – либо типа k_i принимается равным 0. Зная l₀, вычисляем среднее значение наработки на отказ машины:   

                                                                                                Т_о=1/l₀                                  __

Среднее время восстановления после отказа работоспособности ЭВМ Т _в.о вычисляется по формуле:

                                   __ N      __      __       

                                Т _в.о= Т_о  å (k_i T_в.о.i)/T_oi где T_в.о.i – среднее время восстановления i – го стройства

                                                i=1                                                                __

после отказа. Интенсивность потока восстановлений m_в.о = 1/ Т _в.о.

Билет №15 вопрос №2

Команды микропроцессора

Выполнение команды состоит из отдельных машинных операций. В данном случае под операцией понимают преобразование информации, выполняемое машиной под воздействием одной команды. Содержанием машинной операции может быть запоминание, передача, арифметическое и логическое преобразование некоторых машинных слов (операндов). Команда представляет собой код, содержащий информацию, необходимую для правления машинной операцией. Команда должна казывать: а) операцию, подлежащую выполнению; б) операнды, над которыми выполняется операция; в) адрес, куда должен быть помещен результат операции; г) следующую команду (или откуда она должна быть взята). Команда состоит из операционной и адресной частей. Операционная часть содержит КОП, т.е. некоторое число, которое задает вид операции (сложение, множение, передача и т.д.). Адресная часть команды содержит информацию об адресах операндов и результатах операции, в некоторых случаях информацию об адресе следующей команды. Количество двоичных разрядов, отведенных под код операции, выбирается таким, чтобы можно было представить все выполняемые операции. Если ЭВМ выполняет М различных операции, то число разрядов в КОП должно быть не меньше log₂M. Для прощения аппаратуры и упрощения быстродействия ЭВМ длина формата команды должна быть согласована с выбираемой из требований точности вычислений длиной обрабатываемых машиной слов (операндов) с тем, чтобы для операндов и команд можно было эффективно использовать одни и те же память и аппаратные средства обработки информации. Это согласование достигается корачиванием формата команды путём применения подразумеваемой, также относительной и косвенной адресации и некоторых других приёмов. Обычно код команды имеет формат машинного слова или полуслова, реже полутора или двух слов. В некоторых машинах для представления команд используется несколько различных форматов. На рисунке схематично показаны различные структуры кода команды. В самом общем случае адресная часть должна содержать четыре адреса или адресных кода (рис.) для казания ячеек, содержащих два операнда, частвующих в операции, ячейки, в которую помещается результат операции, и ячейки, содержащей следующую команду. Такой порядок выборки команд называется принудительным. Он использовался в некоторых первых моделях ЭВМ. Четырехадресные команды в настоящее время не применяются. Можно становить, как это принято для большинства машин, что после выполнения данной команды, расположенной в ячейке k, выполняется команда из следующей по порядку (k+1)-й ячейки. Такой порядок выборки команд называется естественным. Он нарушается только специальными командами. В таком случае теряется необходимость указывать в команде адрес следующей команды. В трёхадресной команде (рис.) первый и второй адреса казывают ячейки памяти, в которых расположены операнды, а третий адрес определяет ячейку, в которую помещается результат операции. Следует отметить, что очень часто в качестве операндов используются результаты предыдущих операций, хранимые в триггерных регистрах машины. В этом случае выполняемая операция приобретает характер одно- или двухадресный, а трёхадресный формат используется неэффективно. По казанным причинам в современных ЭВМ применяют, как правило, одно- и двухадресные команды и их модификации.

По характеру выполняемых операций различают следующие основные группы команд: а)команды арифметических операций для чисел с фиксированной и плавающей запятой; б)команды десятичной арифметики; в) команды логических (поразрядных) операций (И,ИЛИ и др.); г) команды передачи кодов; д) команды операций ввода-вывода; е) команды правления порядком исполнения команд (команды передачи правления) и некоторые другие.

Билет № 16 вопрос №1

Принципы построения семейства микроЭВМ СМ 1800

Семейство микроЭВМ СМ 1800 включает в себя следующие типы микроЭВМ: СМ1800, СМ1804, СМ1810, СМ1814. МикроЭВМ СМ1800 и СМ1804 построены на базе 8-разрядного микропроцессора КР58ИК8А. МикроЭВМ СМ1810 и СМ1814 построены на база 16-разрядного микропроцессора К181ВМ86. В основу построения семейства микроЭВМ СМ1800 положен модульный принцип, суть которого состоит в том, что  машины выполняются из функционально законченных стройств (модулей) в виде одной или двух печатных плат, объединенных интерфейсом И41. ниверсальность интерфейса И41 и модульность ЭВМ позволяют комплексировать многопроцессорные системы на ровне печатных плат, что обеспечивает высокую гибкость при создании правляющих и вычислительных комплексов, так же открытость микроЭВМ как системы. Открытость микроЭВМ создает словия для расширения номенклатуры модулей и развития СМ1800. Так при создании микроЭВМ СМ1810 использованы новая элементная база и конструктивная реализация. Основу  элементной базы семейства микроЭВМ СМ1800 составляют микропроцессорные наборы КР580 и К1810. Микропроцессорный набор К1810 представляет собой третье поколение микропроцессоров. Он расширяется арифметическим сопроцессором, аналогичным микропроцессору i8087 фирмы Intel, и процессором ввода-вывода КМ181ВМ89. Модульная структура набора К1810 базируется на трех основных принципах:

1)       Основные функции проектируемой системы распределены между специальными элементами

2)       Многопроцессорный режим работы реализуется аппаратно

3)       Иерархическая структура интерфейса обеспечивает эффективную обработку потока данных в высокопроизводительных системах.

Основной микропроцессор К181ВМ86 имеет следующие характеристики:

Тактовая частот – Гц

Корпус – 40 контактный

Разрядность – 16

Диапазон адресации – до 1 Мб для памяти, 64 Кб для стройств ввода-вывода

Передача данных и адреса – по одной физической линии с мультиплексированием по времени (данные после адреса).

Микропроцессор К181ВМ86 имеет два режима работы: минимальный и максимальный. В минимальном режиме микропроцессор формирует правляющие сигналы для памяти и стройств ввода-вывода, обеспечивая однопроцессорный режим работы. В максимальном режиме сигналы правления памятью и стройствами ввода-вывода формируются контроллером КР181ВГ88 на основании информации о состоянии микропроцессора. Линии, используемые в минимальном режиме для правления памятью и стройствами ввода-вывода, в максимальном режиме обеспечивают аппаратную реализацию многопроцессорного режима работы. Сопроцессор i8087 представляет собой 40 –контактную БИС и предназначен для выполнения арифметических операций с плавающей запятой. При его отсутствии они выполняются программно что существенно снижает производительность системы. Микропроцессор ввода-вывода КМ181ВМ89 обычно работает под правлением центрального процессора К181ВМ86, но может использоваться самостоятельно в контроллерах ввода-вывода. Он имеет два независимых программно – правляемых канала ввода-вывода, которые осуществляют обмен данными по прямому доступу в память со скоростью до 1,25 Мб/с. Сочетая высокую скорость передачи информации с программируемой логикой, микропроцессор КМ181ВМ89 повышает эффективность системы, освобождая центральный процессор от рутинных операций по обработке информации стройств ввода-вывода.

                Контроллер прерываний К181ВИ5А предназначен для обработки сигналов прерываний, поступающих от периферийных стройств, и работает совместно с основным микропроцессором К181ВМ86. Он принимает запросы от восьми источников, при каскадном подключении дополнительных контроллеров ВИ5А число источников можно величить до 64. Тактовый генератор К181ГФ84 предназначен для формирования сигналов частотой 5 Гц, синхронизирующих работу микропроцессора К181ВМ86, кроме того, формирует сигналы СБРОС и ГОТОВНОСТЬ. Буферные 8 разрядные регистры КР58ИР82 и ИР83 используются при демультиплексирования магистрали адреса – данных микропроцессора К181ВМ86. Формирователи магистрали 8 – разрядные КР58ВА86 и ВА87 предназначены для обеспечения необходимой мощности интерфейсных сигналов, выходящих за пределы платы, они представляют собой биполярные приемопередатчики с трех стабильными выходами. Контроллер магистрали КР181ВГ88 предназначен для декодирования байта состояния микропроцессора КМ181ВМ89 или ВМ86 (в максимальном режиме), осуществляет генерацию во времени команд и правляющих сигналов для системной магистрали. Он также выдает сигнал стробирования адреса в буферные регистры КР58ИР82 и ИР83 во время демультиплексирования адреса – данных от микропроцессора К181ВМ86. Арбитр шины КР181ВБ89 предоставляет системную магистраль одному из нескольких задатчиков, которые выставили запрос на захват магистрали для доступа к ресурсам системы, например общей памяти.

На рисунке показана типовая модульная структура системы, которую можно построить на базе микропроцессорных наборов К580 и К1810. Как видно из рисунка, возможны системные и локальные магистрали, объединяющие несколько процессоров. Микропроцессоры всегда связаны с локальной магистралью, запоминающие устройства, стройства ввода-вывода и модули процессора – с системной магистралью. Локальная магистраль реализуется микропроцессором К181ВМ86 и координирует работу нескольких процессоров и сопроцессоров. Так в модуле центрального процессора МЦП-16 микроЭВМ СМ 1810 локальная магистраль связывает микропроцессор К181ВМ86 и сопроцессор i8087. Системная магистраль состоит из пяти наборов сигналов: адреса, данных, управления, прерывания арбитража. Интерфейс И41 – пример общей системной магистрали, которая позволяет координировать работу модулей, выполняющих различные функции. Возможна также локальная системная магистраль, не выходящая за пределы модуля процессора, но позволяющая присоединять дополнительные устройства непосредственно к процессору. Она недоступна со стороны модулей системы, объединенных общей системной магистралью. Локальная системная магистраль разгружает общую и позволяет процессорному модулю осуществлять обмен информацией со своими стройствами, освобождая общую системную магистраль для работы с другими модулями. Таким образом, процессоры, злы правления интерфейсами, объединенные локальной магистралью, и стройства, объединенные локальной системной магистралью (в данном случае локальная память и локальный ввод вывод), образуют модуль процессора. Простейший модуль состоит из микропроцессора, зла правления локальным интерфейсом, объединяющим локальную память и правления локальными стройствами ввода- вывода. Описанная структура построения используется при проектировании одноплатных ЭВМ, не имеющих возможностей расширения. На рис. Показан модуль процессора, предназначенный для работы в расширяемой модульной многопроцессорной системе. злы правления общей системной магистралью обеспечивают доступ модуля к общей памяти и обмен информацией с другими процессорными модулями. Если в системе имеется несколько процессоров, то все запоминающие стройства и стройства ввода-вывода, подсоединенные к общей системной магистрали, доступны процессорным модулям. Арбитры магистрали КР181ВБ89 в каждом модуле процессора обеспечивают доступ модулей к общей системной магистрали, следовательно, к общей памяти и устройствам ввода - вывода.

            Архитектура микроЭВМ

Значительно чаще используется минимальный режим работы с разделением магистрали адреса-данных. На рис. 2 показана схема реализации этого режима. Два буферных регистра КР58ИР82/83 позволяют получить доступ к памяти объемом 64 Кб. Добавив третий буферный регистр, объем можно величить до 1 Мб. Этот режим работы позволяет эффективно использовать компоненты из микропроцессорного набора К580. Формирователи КР58ВА86/87 могут объединять по схеме ИЛИ магистрали данных от нескольких источников информации. Контроллер прерываний КР181ВИ5А обеспечивает реакцию процессора на любой из восьми возможных запросов на прерывание, при этом не требуется опрашивать регистры состояний источников прерываний, так как контроллер формирует код переданного микропроцессору источника прерывания. Минимальный режим работы набора К1810 широко применяется при проектировании персональных ЭВМ.