Читайте данную работу прямо на сайте или скачайте

Вычислительные машины и системы

ПЕРВЫЙ СЕМЕСТР

ЛЕКЦИЯ N 1

ОСНОВЫ МАШИННОЙ АРИФМЕТИКИ

Системы счисления и способы перевода чисел

2из одной системы в другую.

Системой счисления называют систему приемов и правил, позво-

ляющих станавливать взаимно-однозначное соответствие между любым

числом и его представлением в виде совокупности конечного числа

символов. Множество символов, используемых для такого представле-

ния, называют цифрами.

В зависимости от способа изображения чисела са помощьюа цифр

системы счисления делятся на 1позиционные 0 и 1непозиционные 0.

В 1непозиционных 0 системах любое число определяется кака неко-

торая функция от численных значений совокупности цифр, представ-

ляющих это число. Цифры в непозиционных системах счисления соот-

ветствуют некоторыма фиксированныма числам. Пример непозиционной

системы - римская система счисления. В вычислительной технике не-

позиционные системы не применяются.

Систему счисления называют 1позиционной 0, если одна и т же

цифра можета принимать различные численные значения в зависимости

от номера разряда этой цифры в совокупности цифр, представляющих

заданное число. Пример такой системы - арабская десятичная систе-

ма счисления.

В позиционной системе счисления любое число записывается в

виде последовательности цифр:

A = 7+ 0 a 4m-1 0 a 4m-2 0... a 4k 0... a 40 0 , a 4-1 0... a 4-l 0 (I)

Позиции, пронумерованные индексами k (-l < k < m-1) называ-

ются разрядами числа. Сумма m+l соответствует количеству разрядов

числа (m - число разрядов целой части числа, l - дробной части).

Каждая цифра a 4k 0 в записываемой последовательности может при-

нимать одно из N возможных значений. Количество различныха цифр

(N), используемыха для изображения чисел в позиционной системе

счисления, называется основанием системы счисления. Основание N

указывает, во сколько раз единица k+1 -го разряда больше единицы

k -го разряда, цифра a 4k 0 соответствует количеству единиц k -го

разряда, содержащихся в числе.

Таким образом, число может быть представлено в виде суммы:

(A) 4N 0 = 7+ 0(a 4m-1 0N 5m-1 0 + a 4m-2 0N 5m-2 0 +...+ a 40 0 + a 4-1 0N 5-1 0 +...+ a 4-l 0N 5-l 0) (II)

Основание позиционной системы счисления определяет ее назва-

ние. В вычислительной технике применяются двоичная, восьмеричная,

десятичная и шестнадцатеричная системы. В дальнейшем, чтобы явно

указать используемуюа систему счисления, будем заключать число в

скобки и в индексе казывать основание системы счисления.

- 2 -

В двоичной системе счисления используются только две цифры:

0 и 1. Любое двоичное число может быть представлено ва следующей

форме:

(A) 42 0 = 7+ 0(a 4m-1 02 5m-1 0 + a 4m-2 02 5m-2 0 +... + a 40 0 + a 4-1 02 5-1 0 +... + a 4-l 02 5-l 0)

Например, двоичное число

(10101,101) 42 0 = 1*2 54 0+0*2 53 0+1*2 52 0+0*2+1+1*2 5-1 0+0*2 5-2 0+1*2 5-3 0 = (21,625) 410

В восьмеричной системе счисления для записи чисел использу-

ется восемь цифр (0,1,2,3,4,5,6,7), в шестнадцатеричной - шест-

надцать (0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F).

Таблица для перевода чисел из одной системы счисления в другую.

──────────────┬──────────────────┬──────────────┬────────────────

Двоичные а Восьмеричные Десятичныеа Шестнадцате-

числ │ числ │ числ ричные числа

──────────────┼──────────────────┼──────────────┼────────────────

0,1а │ 0,04 │ а0,0625а │ 0,1

0,001 │ 0,1 │ 0,125 │ 0,2

0,01 │ 0,2 │ 0,25 │ 0,4

0,1 │ 0,4 │ 0,5 │ 0.8

1 │ 1 │ 1 │ а1

10 │ 2 │ 2 │ 2

11 │ 3 │ 3 │ 3

100 │ 4 │ 4 │ 4

101 │ 5 │ 5 │ 5

110 │ 6 │ 6 │ 6

│ 7 │ 7 │ 7

1 │ 10 │ 8 │ 8

1001 │ 11 │ 9 │ 9

1010 │ 12 │ 10 │ A

1011 │ 13 │ 11 │ B

1100 │ 14 │ 12 │ C

1101 │ 15 │ 13 │ D

0 │ 16 │ 14 │ E

│ 17 │ 15 │ F

1 │ 20 │ 16 │ 10

──────────────┴──────────────────┴──────────────┴────────────────

Для хранения и обработки данных в ЭВМ используется двоичная

система, так как она требует наименьшего количества аппаратуры по

сравнению с другими системами. Все остальныеа системы счисления

применяются только для добства пользователей.

В двоичной системе очень просто выполняются арифметические и

логические операции над числами.

- 3 -

Таблица сложения:

0 + 0 =а 0

0 + 1 =а 1

1 + 0 =а 1

1 + 1 = 10

Таблица умножения:

0 * 0 = 0

0 * 1 = 0

1 * 0 = 0

1 * 1 = 1

Многоразрядные числа складываются, вычитаются, умножаются и

делятся по тем же правилам, что и в десятичной системе счисления.

Перевод числа из одной системы в другую выполняется по уни-

версальному алгоритму, заключающемуся в последовательном 2делении

1целой 0 части числа и образующихся 1целых частных 0 на 2 основание 0 новой

системы счисления, записанное 2в исходной 0системе 2 0счисления, и в

последующем 2умножении 0 1дробной 0 части и 1дробных частей 0 получающихся

1произведений 0 на то же основание, записанноеа 2в 0 2 исходной 0системе

счисления.

При переводе 1целой 0 части получающиеся в процессе последова-

тельного деления остатки представляют цифры целой части числ в

новой системеа счисления, записанные цифрамиа исходной системы

счисления. Последний остаток является 2старшей 0 цифрой переведенно-

го числа.

При переводе 1дробной 0 части числа 2целые 0 части чисел, получаю-

щихся при множении, не частвуют в последующих множениях. Они

представляют собой цифры дробной части исходного числ ва новой

системе счисления, изображенные числами старой системы. Значение

первой целой части является 2первой 0 цифрой после запятой переве-

денного числа.

- 4 -

Пример перевода числа 30,6 из десятичной системы в двоичную:

Перевод целой части Перевод дробной части

Последовательное Остатки Целые части - Последовательное

деление разряды пере- множение

веденной дроби

0, 6

30 / 2 0 ──────┐ ───────────────────

15 / 2 1 ─────┐│ ┌──── 1, 2

7 / 2 1 ────┐││ │ X

3 / 2 1 ───┐│││ │ 2

1 / 2 1 ──┐││││ │ ───────────────────

0 │││││ │┌─── 0, 4

│││││ ││ X

│││││ ││ 2

│││││ ││ ───────────────────

│││││ ││┌── 0, 8

│││││ │││ X

│││││ │││ 2

│││││ ││а ───────────────────

│││││ │││┌─ 1, 6

│││││ ││││

Результат: 0,1001

Если при переводеа дробной части получается периодическая

дробь, то производята округление, руководствуясь заданнойа точ-

ностью вычислений.

Пример перевода числа 0,01 из двоичной системы в десятичную.

Перевод целой части Перевод дробной части

0, 0100

1010

_0| _1010 . ───────────────────

_1010 . |110 ────────┐а ┌───── 10, 1

1011 │ X

_1010 . │ 1010

10 ────────────┼┐ │ ───────────────────

││ │┌─── 101,

││ ││

Результат: 62,25

- 5 -

Примечание 1:а 1010 - основание десятичной системы счисления

в двоичной записи.

Примечание 2: десятичные эквиваленты разрядов искомого числа

находим по таблице.

При переводе чисел из любой системы счисления ва десятичную

удобнее пользоваться непосредственно формулой (II):

(775) 48 0 = 7*8 52 0 + 7*8 + 5 = (509) 410

Для осуществления автоматического перевода десятичных чисел

в двоичную систему счисления необходимо вначале каким-то образом

ввести их в машину, Для этой цели обычно используется двоично-де-

сятичная запись чисел или представление этих чисел в кодах ASCII.

При двоично-десятичной записи каждая цифра десятичного числа

заменяется четырехзначным двоичным числом (тетрадой):

(983,65) 410 0 = (1001 1 0011, 0110 0101) 42-10

При записи чисел в кодах ASCII цифрама от 0 до 9а поставлены

в соответствиеа восьмиразрядные двоичные коды ота 0011а до

00001.

ЭВМ, предназначенные для обработки экономической информации,

например IBM AT, позволяют производить арифметические операции в

десятичной системе счисления над числами, представленными в дво-

ично-десятичных кодах и кодах ASCII.

Шестнадцатеричная и восьмеричная системы счисления использу-

ются только программистами и операторами ЭВМ, так как представле-

ние чисел в этих системах более компактное, чем в двоичной, и пе-

ревод из этих систем в двоичную и обратно выполняется очень прос-

то (основания этих систем представляют собой целую степень числа

2).

Для перевода восьмеричного числа в двоичное достаточно каж-

дый восьмеричный разряд представить тремя двоичными (триадой), а

для перевода шестнадцатиричного числа - четырьмя (тетрадой):

(376,51) 48 0 = (011 110, 101 001) 42

(1AF8) 416 0 = (1 1010 1) 42

ПЕРВЫЙ СЕМЕСТР

ЛЕКЦИЯ N 2

ОСНОВЫ МАШИННОЙ АРИФМЕТИКИ

Формы представления чисел в ЭВМ.

Разряд двоичного числа представляется в ЭВМ некоторым техни-

ческим стройством, например, триггером, двум различным состояни-

ям которого приписываются значения 0 и 1. Группа таких устройств,

предназначенная для представления в машине многоразрядного числа,

называется регистром.

Структур двоичного регистра, представляющего в амашине

n-разрядное слово:

┌───┬───┬───┬───┬───┐

│n-1│n-2│...│ 1 │ 0 │

└───┴───┴───┴───┴───┘

Отдельные запоминающие элементы пронумерованы от 0а до n-1.

Количество разрядова регистра аопределяета точность представления

чисел. Путем соответствующего величения числа разрядова регистра

может быть получена любая точность вычислений, однако это сопря-

жено с величением количества аппаратуры (в лучшем случае зависи-

мость линейная, в худшем - квадратичная).

В ЭМа применяются две основные формы представления чисел:

полулогарифмическая с плавающей запятой и естественная с фиксиро-

ванным положением запятой.

При представлении чисел са фиксированной запятойа положение

запятой закрепляется ва определенном месте относительно разрядов

числа и сохраняется неизменным для всеха чисел, изображаемыха в

данной разрядной сетке. Обычно запятая фиксируется перед старшим

разрядом или после младшего. В первом случае ва разряднойа сетке

могут быть представлены только числа, которые по модулю меньше 1,

во втором - только целые числа.

Для кодирования знак числ используется старший ("знако-

вый") разряд.

При выполнении арифметических действий над правильными дро-

бями могут получаться двоичные числа, по абсолютной величине

больше или равные единице, что называется 1 переполнением разрядной

1сетки. 0 Для исключения возможности переполнения приходится масшта-

бировать величины, частвующие в вычислениях.

Диапазон представления правильных двоичных дробей:

2 5-(n-1) 0 7, 0 │(A)│ 7, 0 1 - 2 5-(n-1) 0.

- 2 -

Числа, которые по абсолютной величине меньше единицы младше-

го разряда разрядной сетки, называются 2машинным нулем 0.

Диапазон представления целыха двоичныха чисела со знакома в

n-разрядной сетке:

0 7, 0 │(A)│ 7, 0 2 5n-1 0 - 1.

Использование представления чисела c фиксированной запятой

позволяет простить схемы машины, повысить ее быстродействие, но

представляет определенные трудности при программировании. В нас-

тоящее время представление чисел с фиксированной запятой исполь-

зуется как основное только в микроконтроллерах.

В универсальных ЭВМ основным является представление чисела с

плавающей запятой. Представление числа с плавающей запятой в об-

щем случае имеет вид:

A = 7+ 0m * N 5+p 0,

где N - основание системы счисления,

p - целое число, называемое порядком числа A,

m - мантисса числа A (│m│<1).

Так как в ЭВМ применяется двоичная система счисления, то

A = 7+ 0m * 2 5+p 0,.

причем порядок и мантисса представлены в двоичной форме.

Двоичное число называется нормализованным, если его мантисса

удовлетворяет неравенству

1/2 7, 0 │ m │ 7 0< 1.

Неравенство показывает, что двоичное число является нормали-

зованным, если в старшем разряде мантиссы стоита единица. Напри-

мер, число 0,110100*10 5100 0 - нормализованное, а 0,001101*10 5110 0 -

ненормализованное.

Ситуация, когда в процессе вычислений получено число с │m│ 7. 01

называется переполнением разрядной сетки.

Нормализованное представлениеа чисела позволяета сохранить в

разрядной сетке большее количество значащих цифр и, следователь-

но, повышает точность вычислений. Однако современные ЭВМ позволя-

ют, при необходимости, выполнять операции также и над ненормали-

зованными числами.

- 3 -

Диапазон представления нормализованных двоичных чисел, взя-

тых по абсолютному значению, довлетворяет неравенству:

2 5-1 0* 5 02 5-(2k-1) 7, 0 │(A)│ 7, 0 (1 5 0- 5 02 5-l 0) 5 0* 5 02 52k-1 0,

где l - число разрядов мантиссы;

k - число разрядов порядка;

2 5-1 0 - наименьшее значение нормализованной мантиссы;

1-2 5-l 0 - наибольшее значение нормализованной мантиссы.

Широкий диапазон представления чисела c плавающей запятой

удобен для научных и инженерных расчетов. Для повышения точности

вычислений во многих ЭВМ предусмотрена возможность использования

формата двойной длины, однако при этом происходит увеличение зат-

рат памяти на хранение данных и замедляются вычисления.

Представление отрицательных чисел в ЭВМ.

Для кодирования знак двоичного числа используется старший

("знаковый") разряд (ноль соответствует плюсу, единица - минусу).

Такая форм представления числ называется 2прямым кодом 0.

Формула для образования прямого кода правильной дроби имеет вид:

72 0 A, если A 7. 00,

[A] 4пр 0 = 7 *

72 0 1-A, если A<0.

Примеры:

A =а 0,110а -->а [A] 4пр 0 = 0,110

A = -0,110а -->а [A] 4пр 0 = 1 - (-0,110) = 1,110

Прямой код целого числа получается по формуле:

72 0 5а 0 A, если A 7. 00,

[A] 4пр 0 = 7 *

72 010 5n-1 0- 5 0A, если A<0.

где 10 - число 2 в двоичной системе счисления,

n -а количество позиций в разрядной сетке.

Например, при n=8

A =а 110а -->а [A] 4пр 0 = 00110

A = -110а -->а [A] 4пр 0 = 1 - (-110) = 10110

В ЭМа прямой код применяется только для представления поло-

жительных двоичных чисел. Для представления отрицательных чисел.

применяется либо дополнительный, либо обратный код, так как над

- 4 -

отрицательными числами в прямом коде неудобно выполнять арифмети-

ческие операции.

Формула для образования дополнительного кода 4 0дроби:

[A] 4доп 0 = 10 + A.

Формула для образования обратного кода 4 0дроби:

[A] 4обр 0 = 10 - 10 5-(n-1) 0 + A.

Например, при n = 8, для A = -0,111

[A] 4доп 0 = 10 + (-0,111) = 1,00

[A] 4обр 0 = 10-10 5-7 0+(-0,111) = 1,-0,111 = 1,000.

Формула для образования дополнительного кода 4 0целого числа:

[A] 4доп 0 = 10 5n 0 + A.

Формула для образования обратного кода 4 0целого числа:

[A] 4обр 0 = 10 5n 0 - 1 + A.

Например, при n = 8, для A = -111

[A] 4доп 0 = 1 + (-111) = 100

[A] 4обр 0 = 1-1+(-111) = -111 = 1000.

Таким образом, правила для образования дополнительного и об-

ратного кода состоят в следующем:

- для образования дополнительного кода отрицательного числа

необходимо ва знаковом разряде поставить единицу, а все цифровые

разряды инвертировать (заменить 1 на 0, 0 - на 1), после чего

прибавить 1 к младшему разряду;

- для образования обратного кода отрицательного числ необ-

ходимо в знаковом разряде поставить единицу, все цифровые раз-

ряды инвертировать.

Примечание: при данных преобразованиях нужно учитывать раз-

мер разрядной сетки.

Прямой кода можно получить из дополнительного и обратного по

тем же правилам, которые служат для нахождения дополнительного и

обратного кодов.

Замена вычитания двоичных чисел A 41 0- 4 0A 42 0 сложением с дополне-

ниями [A 41 0] 4пр 0+ 4 0[-A 42 0] 4доп 0а или [A 41 0] 4пр 0+ 4 0[-A 42 0] 4обр 0 позволяет опериро-

вать со знаковыми разрядами так же, как и с цифровыми. При этом

перенос из старшего знакового разряда, если он возникает, учиты-

вается по разному для обратного и дополнительного кодов:

- при использовании дополнительного кода единица переноса из

- 5 -

знакового разряда отбрасывается;

- при использовании обратного кода единица переноса из зна-

кового разряда прибавляется к младшему разряду суммы (осуществля-

ется так называемый циклический перенос).

Пример: складываем числа A 41 0=0,10011 и A 42 0=-0,01100110

При использовании обратного кода получим:

[A 41 0] 4пр 0 =а 0,10011

[A 42 0] 4обр 0 =а 1,10011001

а───────────

10,00101010

└─────── +1

───────────

Результат: 0,00101011

При использовании дополнительного кода получим:

[A 41 0] 4пр 0 =а 0,10011

[A 42 0] 4доп 0 =а 1,10011010

а───────────

Результат: 0,00101011

Если знаковый разряд результата равен нулю, то ва получено

положительное число, которое представлено в прямом коде. Если в

знаковом разряде единица, то результат отрицательный и представ-

лен в обратном или дополнительном коде.

Для того, чтобы избежать ошибок при выполнении бинарных опе-

раций, перед переводом чисел в обратные и дополнительные коды не-

обходимо выравнивать количество разрядов прямого кода операндов.

При сложении чисел, меньших единицы, в машине быть получены

числа, по абсолютной величине большие единицы. Для обнаружения

переполнения разряднойа сетки в ЭВМ применяются 2 модифицированные

прямой, обратный и дополнительный коды. В этих кодах знак кодиру-

ется двумя разрядами, причем знаку "плюс" соответствует комбина-

ция 00, знаку "минус" - комбинация 11.

Правила сложения для модифицированных кодов те же, что и для

обычных. Единица переноса из старшего знакового разряда в модифи-

цированном дополнительном коде отбрасывается, в модифицирован-

ном обратном коде передается в младший цифровой разряд.

Признаком переполнения служита появление в знаковом разряде

суммы комбинации 01 при сложении положительных чисел (положитель-

ное переполнение)а или 10 при сложении отрицательных чисел (отри-

цательное переполнение). Старший знаковый разряд в этиха случаях

- 6 -

содержит истинное значение знака суммы, младший является стар-

шей значащей цифрой числа. Для коррекции переполнения число нужно

сдвинуть в разрядной сетке на один разряд вправо, в освободив-

шийся старший знаковый разряд поместить цифру, равную новому зна-

чению младшего знакового разряда. После корректировки переполне-

ния мантиссы результата необходимо величить н единицу апорядок

результата.

ПЕРВЫЙ СЕМЕСТР

ЛЕКЦИЯ N 3

ОСНОВЫ МАШИННОЙ АРИФМЕТИКИ

Формы представления чисел в ЭВМ 0

2(продолжение)

Система вещественных чисел, применяемая при ручных вычисле-

ниях, предполагается бесконечной и непрерывной, т.е. не существу-

ет никакиха ограничений на диапазон используемых чисел и точность

их представления.

Однако ва компьютерах реализация такой системы на аппаратном

уровне была бы нецелесообразной, хотя программно может быть реа-

лизована любая точность вычислений. Нецелесообразность аппаратной

реализации вычислений с произвольной точностью вызван тем, что

такие вычисления требуюта неоправданно большого расхода основных

машинных ресурсов: памяти и процессорного времени.

Во всеха компьютерах размеры регистров и ячеек памяти фикси-

рованы, что ограничивает систему представления чисел. Ограничения

касаются как диапазона, так и точности представления чисел, т.е.

система машинных чисел оказывается конечной и дискретной.

В любой ниверсальнойа ЭМа существуета несколько различных

форматов представления как для чисел с фиксированной, так и для

чисел с плавающей запятой. На некоторые из форматов имеются меж-

дународные стандарты, и поэтому такие форматы являются общими для

ЭВМ, построенных различными фирмами на различной элементной базе.

Следует отметить, что нестандартные форматы обычно являются неяв-

но специализированными для определенных областей применения, при-

чем разработчики аппаратуры могут не казать в документации, для

чего был предназначен тот или иной формат.

С точки зрения программиста важно, какие из форматов данных

обрабатываются аппаратными средствами данной ЭВМ, какие - толь-

ко программными средствами. Операции над данными любого формата,

который не поддерживается аппаратурой, выполняются очень медлен-

но. Любой формат данных, который превышает размер регистров про-

цессора, не пригоден для быстрых вычислений.

Для представления 2целых чисел 0а в ЭВМ обычно применяются 8-,

16-, 32- и 64-битовый стандартные форматы, причема интерпретация

чисел как знаковых или беззнаковых обычно возлагается на програм-

миста или на компиллятор с языка высокого ровня.

- 2 -

Для представления 2 чисел с плавающей запятой 0 также существует

несколько стандартныха форматов, различающихся по точности, но

имеющих одинаковую структуру следующего вида:

n-1 n-2 0

┌───╥───┬───┬─────┬───╥───┬───┬─────┬───┐

а ║ а │... ║ а │... │

└───╨───┴───┴─────┴───╨───┴───┴─────┴───┘

│ └────────╥────────┘└────────╥───────┘

│ смещенный модуль

знак порядок мантиссы

мантиссы

Порядок pа задается в так называемой смещенной форме:а если

для задания порядка выделено k разрядов, то к истинному значению

порядка прибавляюта смещение, равное (2 5k-1 0 - 1). Использование

смещенной формы позволяет производить операции над порядками, как

над беззнаковыми числами, что прощает операции сравнения, сложе-

ния и вычитания порядков. Кроме того, использование смещенного

порядка прощаета операцию сравнения нормализованных чисел с пла-

вающей запятой, сводя ее к операции сравнения целых чисел.

Следует отметить, что вещественный формат с m-разрядной ман-

тиссой позволяета абсолютно точно представлять m-разрядные целые

числа, т.е. любое двоичное целое число, содержащее неа более m

разрядов, можета быть без искажений преобразовано в вещественный

формат.

Форматы представления чисел в ПЭВМ IBM AT

Рассмотрим стандартные и нестандартные форматы, используемые

для представления чисел в ПЭВМ IBM AT.

В дальнейшема будема использовать н диаграммаха следующие

обозначения:

S - знаковый разряд;

E - поле порядка;

M - поле мантиссы;

X - неиспользуемая область;

D - цифра пакованного десятичного целого числа, представ-

ленная в двоично-десятичном коде.

Примечание: основной процессор эффективен только при опера-

циях с целыми числами, разрядность которых не превышаета разряд-

ности его внутренних регистров;а в остальных случаях более эффек-

тивен математический сопроцессор.

- 3 -

Форматы представления 0 1двоичных целых чисел

1) 8-разрядное целое число без знака (поддерживается всеми

процессорами серии 80x86)

7 0

┌───────────────┐

│ │

└───────────────┘

2) 7-разрядное целое число со знаком (поддерживается всеми

процессорами серии 80x86)

7 6 0

┌─┬─────────────┐

│S│ │

└─┴─────────────┘

3) 16-разрядное целое число без знака (поддерживается всеми

процессорами серии 80x86)

15 0

┌───────────────────────────────┐

│ │

└───────────────┴───────────────┘

4) Wordа Integer (целое слово) - 15-разрядное целое число со

знаком (поддерживается всеми процессорами серии 80x86 и математи-

ческим сопроцессором)

15 0

┌─┬─────────────────────────────┐

│S│ │

└─┴─────────────┴───────────────┘

5) 32-разрядное целое число без знака (поддерживается всеми

процессорами серии 80x86, но операции с этим форматом выполняются

эффективно только 32-разрядными микропроцессорами, т.е. начиная с

i386SX)

31 0

┌───────────────────────────────────────────────────────────────┐

│ │

└───────────────┴───────────────┴───────────────┴───────────────┘

6) Short Integer (короткое целое) - 31-разрядное целое число

со знаком (поддерживается всеми процессорами серии 80x86 и мате-

матическим сопроцессором, но операции с этим форматом выполняются

эффективно только 32-разрядными микропроцессорами)

- 4 -

31 0

┌─┬─────────────────────────────────────────────────────────────┐

│S│ │

└─┴─────────────┴───────────────┴───────────────┴───────────────┘

7) 64-разрядное целое число без знака (частично поддержива-

ется 32-разрядными микропроцессорами)

64 0

┌───────────────────────────────────────────────────────────────┐

│ │

└───────┴───────┴───────┴───────┴───────┴───────┴───────┴───────┘

8) Long Integer (длинное целое) - 63-разрядноеа целое число

со знаком (поддерживается математическим сопроцессором и частично

поддерживается 32-разрядными микропроцессорами)

64 0

┌─┬─────────────────────────────────────────────────────────────┐

│S│ │

└─┴─────┴───────┴───────┴───────┴───────┴───────┴───────┴───────┘

Форматы представления 0 1десятичных целых чисел

1) Неупакованное 1-разрядное десятичное целое число без зна-

ка ва двоично-десятичнома коде (поддерживается всеми процессорами

серии 80x86)

7 4 3 0

┌───────┬───────┐

│0 0 0 0а D │

└───────┴───────┘

2) 1-разрядное десятичное целое число без знака в коде ASCII

(поддерживается всеми процессорами серии 80x86)

7 4 3 0

┌───────┬───────┐

│0 0 1 1а D │

└───────┴───────┘

3) Packed Decimal - пакованное 2-разрядное десятичное целое

без знака (поддерживается всеми процессорами серии 80x86)

7 4 3 0

┌───────┬───────┐

а D 41 0а а D 40 0а │

└───────┴───────┘

4) Packed Binary Coded Decimalа -а пакованноеа 18-разрядное

десятичноеа целое число со знаком (поддерживается математическим

сопроцессором)

- 5 -

79 0

┌─┬────┬─────────────────────────────────────────────────────┐

│S X │D 417 0D 416 0... D 41 0 D 40 0│

└─┴────┴─────┴─────┴─────┴─────┴─────┴─────┴─────┴─────┴─────┘

Форматы представления вещественных чисел

1) Single Format (обычный формат) 1 0или 1 0Short Real (короткое

вещественное)а -а короткое вещественное нормализованное число со

знаком, 8-разрядным смещенным порядкома иа 24-разрядной мантиссой

(так как старший бит мантиссы нормализованного числа всегда равен

1, то он не хранится в памяти, и размера поля, выделенного для

хранения мантиссы, составляет только 23 разряда).

31 30 23 22 0

┌─┬───────────────┬─────────────────────────────────────────────┐

│S│ E │ M │

└─┴─────────────┴─┴─────────────┴───────────────┴───────────────┘

2) Doubleа Format(двойной формат) или Long Real (длинное ве-

щественное) -а длинное вещественное нормализованное число со

знаком, 11-разрядным смещенным порядкома иа 53-разрядной мантиссой

(так как старший бит мантиссы нормализованного числа всегда равен

1, то он не хранится в памяти, и размера поля, выделенного для

хранения мантиссы, составляет только 52 разряда).

63 62 52 51 0

┌─┬─────────┬───────────────────────────────────────────────────┐

│S│ E │ M │

└─┴─────┴───┴───┴───────┴───────┴───────┴───────┴───────┴───────┘

3) Extended Format (расширенный формат) или 1 0Single Extended

(обычный расширенныйа формат)а - вещественное число в расширенном

формате со знаком, 15-разрядным смещенным порядком и 64-разрядной

мантиссой. Этот формат позволяет хранить ненормализованные числа

и соответствует стандарту I 754.

79 78 64 63 0

┌─┬─────────┬───────────────────────────────────────────────┐

│S│ E │ M │

└─┴───┴─────┴─────┴─────┴─────┴─────┴─────┴─────┴─────┴─────┘

ПЕРВЫЙ СЕМЕСТР

ЛЕКЦИЯ N 4

ТЕОРЕТИЧЕСКИЕ ОСНОВЫ ПОСТРОЕНИЯ ЗЛОВ ЭВМ

Физические формы представления информации

Вся информация в ЭВМ кодируется совокупностью цифр. Ва свою

очередь цифры отображаются квантованными по двум ровням сигнала-

ми.

Следует отметить, что в цифровых стройствах сигналы изменя-

ются не непрерывно, а в дискретные моменты времени, обозначаемые

целыми числами (t = 0, 1,... n). Временной интервал между сосед-

ними моментами дискретного времени называется 2 тактом 0. Эти интер-

валы являются одинаковыми для синхронных стройств и неодинаковы-

ми для асинхронных стройств.

На физическома ровне сигналы могут быть представлены одним

из трех основных способов:а потенциальным, импульсным или динами-

ческим.

При 2потенциальном 0 способеа 0а соответствуета низкийа уровень

напряжения, 1 - высокий. Потенциальный сигнал характеризуется

мплитудами низкого (U 40 0) и высокого (U 41 0)а ровней напряжения, а

также временами нарастания и спада сигнала, которые именуются пе-

редним (t 4п 0) и задним (t 4з 0) фронтами соответственно.

При 2импульсном 0а способе 0 и 1 соответствуют импульсы различ-

ной полярности, либо 0 соответствует отсутствие, а 1 -а наличие

импульса. Импульсныйа сигнала характеризуется амплитудой импульса

U 4m 0, шириной (продолжительностью импульса по основанию) t 4и 0, и пе-

редним t 4п 0а и задним t 4з 0 фронтами импульса. В идеальном случае им-

пульсные сигналы должны появляться в тактовые моменты. В действи-

тельности имеета место запаздывание импульсного сигнала относи-

тельно тактового момента на время 7 t 0.

При 2 динамическом 0а способе представления информации двум воз-

можным значениям переменной соответствует наличие либо отсутствие

серии импульсов.

В электронных схемах и стройствах, входящих в состава ЭВМ,

применяется потенциальный способ представления информации, для

передачи информации между ЭВМ, также при работе c магнитными

носителямиа информации применяются импульсный и динамический спо-

собы.

Математические модели схем ЭВМ

Наиболее общей моделью любой схемы, зла или стройства ЭВМ

является многополюсный черный ящик с 2l 0 входами и 2m 0а выходами. На

входы модели поступают, а на выходах появляются сигналы, кванто-

ванные по двум ровням.

- 2 -

┌──────────┐

x 41 0 ─────┤ ├───── y 41

x 42 0 ─────┤ ├───── y 42

. Черныйа а.

. ящик а.

. │.

x 4l 0 ─────┤ ├───── y 4m

└──────────┘

где x 4i 0 (i = 1, 2,..., l) - входные сигналы,

y 4j 0 (j = 1, 2,..., m) - выходные сигналы.

Множество значений, которые может принимать переменная x 4i 0,

называют 2 алфавитом 0 переменной x 4i 0. В современных ЭВМ алфавит вход-

ных и выходных сигналов состоит из двух букв: 0 и 1.

На входы модели поступают в каждый тактовый момент упорядо-

ченные наборы букв, называемые 2 словами 0. Множество всех допустимых

наборов слов называется 2входным алфавитом 0 X данной схемы. Анало-

гично множество всех допустимых комбинаций, образуемых выходными

сигналами, называется 2выходным алфавитом 0 Y.

Математические модели отражают зависимость между входнымиа и

выходными переменными схемы посредством системы уравнений:

y 4j 0(t) = f{x 41 0(t),x 42 0(t)...,x 4l 0(t), q 41 0(t),q 42 0(t),,...,q 4s 0(t)} (I)

где j = 1,2,...,m, а переменные q 41 0,q 42 0,...,q 4s 0 отражают внутренние

состояния схемы.

Если переменные y 4i 0 не зависят от внутреннего состояния схе-

мы, то одинаковым наборам входных переменных соответствует один и

тот же набор выходных переменных. Такие схемы называются 2комбина-

2ционными 0.

При этом система равнений может быть записана в виде:

y 4j 0(t) = f{x 41 0(t),x 42 0(t)...,x 4l 0(t)}, где j = 1,2,...,m. (II)

Функции такого вида могут принимать только конечноеа число

значений, и зависята от аргументов, также принимающих конечное

число значений. Такие функции называются 2 переключательными 0.

В дальнейшема мы будем рассматривать переключательные функ-

ции, которые могут принимать только два значения - 0 и 1, и аргу-

менты которых также могут принимать только одно из этих двух зна-

чений. Такие переключательные функции получили название 2а булевых

2функций 0.

Если выходные переменные y 4i 0(t) зависят не только от входных

переменных, но и от внутреннего состояния схемы, то для полного

ее описания необходимо казать еще одну систему равнений:

- 3 -

q 4n 0(t+1) = 7f 0{x 41 0(t),x 42 0(t)...,x 4l 0(t), q 41 0(t),q 42 0(t),,...,q 4s 0(t)}, ()

где n = 1,2,...,s.

Эта система отражает зависимость внутреннего состояния схемы

в (t+1) такте от ее состояния и входных сигналов в такте t.

Схемы, описываемые равнениями I и, получилиа название

2цифровых автоматов 0.

Для задания цифрового автомата должны быть казаны:

1) входной алфавит слов X;

2) выходной алфавит слов Y;

3) алфавит внутренних состояний Q;

4) начальное состояние автомата q 40 0;

5) функция переходов A(q,x);

6) функция выходов B(q,x).

Функция переходов 0а определяет зависимость состояния автомата

q(t+1) в момент времени t+1 от состояния автомата q(t) и входного

сигнала x(t) в момент t.

Функция выходов 0а определяета зависимость выходного сигнала

y(t) от состояния автомата q(t) и входного сигнала x(t).

Автомат, описываемый системой равнений

72 0 q(t+1) = A{q(t),x(t)},

72 0 y(t) = B{q(t),x(t)}

называется 2автоматом Мили 0.

Автомат, выходной сигнал которого y(t) в тактовый момент t

зависит только от состояния автомата q(t) и не зависит от входно-

го сигнала, называется 2 автоматом Мура 0 и описывается системой:

72 0 q(t+1) = A{q(t),x(t)},

72 0 y(t) = B{q(t)}.

ПЕРВЫЙ СЕМЕСТР

ЛЕКЦИЯ N 5

ТЕОРЕТИЧЕСКИЕ ОСНОВЫ ПОСТРОЕНИЯ ЗЛОВ ЭВМ

Если для двух любых состояний q 4i 0 и q 4j 0 автомата имеется вход-

ной сигнал, переводящий автомат из состояния q 4i 0 в q 4j 0, то такой

втомат называется автоматом с 2полной системой переходов 0. Автомат

Мура имеет 2полную систему выходов 0, если выходные сигналы различны

для всех его состояний.

При построении схем ЭВМ в качестве элементов памятиа исполь-

зуются элементарные автоматы. Элементарный автомат 0 - это автомат

Мура с двумя внутренними состояниями, двумя различными выходными

сигналами и несколькими входами, обладающий полными системами пе-

реходов и выходов.

ТЕОРИЯ БУЛЕВЫХ ФУНКЦИЙ

Булевыми функциями называют переключательные функции, кото-

рые так же, кака и их аргументы, принимают только два значения:

0 и 1.

Булевы функции могут быть заданы в виде формула или таблиц.

Формулы позволяюта представлять функции в более компактном виде,

чем таблицы, так как таблица для функции ота nа аргументов будет

содержать 2 5n 0а строк (или столбцов, ав зависимости от формы табли-

цы). С другой стороны, таблицы дают наглядное представлениеа для

простых функций.

Приведем ва качестве пример наиболее часто встречающиеся

функции от одной и двух переменных:

1) Переменная x:

f(x) = x

2) Инверсия переменной x (функция НЕ):

f(x) = x

3) Константа нуля:

f(x) = 0

4) Константа единицы:

f(x) = 1

- 2 -

5) Дизъюнкция (функция ИЛИ):

f(x 41 0,x 42 0) = x 41 0 V x 42

Может встречаться другое обозначение: f(x 41 0,x 42 0) = x 41 0 | x 42 0.

Таблица истинности (соответствия) для этой функции имеет вид:

┌─────┬─────┬─────────┐

x 41 0 x 42 0 │ x 41 0 V x 42 0 │

├─────┼─────┼─────────┤

0а 0а │ 0 │

0а 1а │ 1 │

1а 0а │ 1 │

1а 1а │ 1 │

└─────┴─────┴─────────┘

6) Конъюнкция (функция И):

f(x 41 0,x 42 0) = x 41 0 5. 0 x 42

Может встречаться другое обозначение: f(x 41 0,x 42 0) = x 41 0 & x 42 0.

Таблица истинности для этой функции имеет вид:

┌─────┬─────┬─────────┐

x 41 0 x 42 0 │ x 41 0 5. 0 x 42 0 │

├─────┼─────┼─────────┤

0а 0а │ 0 │

0а 1а │ 0 │

1а 0а │ 0 │

1а 1а │ 1 │

└─────┴─────┴─────────┘

7) Функция ИЛИ-НЕ:

f(x 41 0,x 42 0) = x 41 0 V x 42

Таблица истинности для этой функции имеет вид:

┌─────┬─────┬─────────┐

x 41 0 x 42 0 │ x 41 0 V x 42 0 │

├─────┼─────┼─────────┤

0а 0а │ 1 │

0а 1а │ 0 │

1а 0а │ 0 │

1а 1а │ 0 │

└─────┴─────┴─────────┘

- 3 -

8) Функция И-НЕ:

f(x 41 0,x 42 0) = x 41 0 5. 0 x 42

Таблица истинности для этой функции имеет вид:

┌─────┬─────┬─────────┐

x 41 0 x 42 0 │ x 41 0 V x 42 0 │

├─────┼─────┼─────────┤

0а 0а │ 0 │

0а 1а │ 1 │

1а 0а │ 1 │

1а 1а │ 1 │

└─────┴─────┴─────────┘

9) Функция ИСКЛЮЧАЮЩЕЕ ИЛИ (сумма по модулю 2):

f(x 41 0,x 42 0) = mod2(x 41 0,x 42 0)

Таблица истинности для этой функции имеет вид:

┌─────┬─────┬─────────────┐

x 41 0 x 42 0 │ mod2(x1,x2) │

├─────┼─────┼─────────────┤

0а 0а │ 0 │

0а 1а │ 1 │

1а 0а │ 1 │

1а 1а │ 0 │

└─────┴─────┴─────────────┘

Аксиомы алгебры логики

В алгебре логики определено отношение эквивалентности (=) и

три операции: дизъюнкция, конъюнкция и отрицание.

Отношение эквивалентности довлетворяет следующим свойствам:

x=x - рефлексивность; если x=y, то y=x - симметричность; если x=y

и y=z, то x=z - транзитивность. Из отношения эквивалентности сле-

дует 2 принцип подстановки 0:а если x=y, то в любой формуле, содержа-

щей x, вместо x можно подставить y, и будет получена эквивалент-

ная формула.

Алгебра логики определяется следующей системой аксиом:

x = 0, если x 7- 0 1 7 )

78 0а (1)

x = 1, если x 7- 0 0 7 0

1 V 1 = 1 7 )

78 0 (2)

0 5 . 0 0 = 0 7 0

- 4 -

0 V 0 = 0 7 )

78 0 (3)

1 5. 0 1 = 1 7 0

0 V 1 = 1 V 0 = 1 7 )

78 0 (4)

0 5 . 0 1 = 1 5. 00 = 0 7 0

0 = 1 7 )

4_ 0 78 0 (5)

1 = 0 7 0

Аксиома (1) утверждает, что в алгебре логики рассматриваются

только двоичныеа переменные, аксиомы (2)-(4) определяют операции

конъюнкции и дизъюнкции, аксиома 5 - операцию отрицания.

Если в аксиомах (2)-(5), заданных парами тверждений, произ-

вести взаимную замену операций дизъюнкции и конъюнкции, также

элементов 0а и 1, то из одного тверждения пары будет получено

другое. Это свойство называется принципом двойственности.

Теоремы алгебры логики

С помощью аксиом алгебры логики можно доказать целый ряд те-

орем и тождеств. Одним из эффективных методов доказательства тео-

рем является 2 метод перебора 0 всех значений переменных: если теоре-

ма истинна, то при подстановке любых значений переменных в обе

части выражения, формулирующего тверждение теоремы, должно полу-

читься тождество.

Методом перебора можно бедиться в справедливостиа следующих

теорем:

идемпотентные законы

x V x = x 7 )

x 5. 0 x = x 7 0

коммутативные законы

x V y = y V x 7 )

x 5. 0 y = y 5. 0 x 7 0

ссоциативные законы

(x V y) V z = x V (y V z) 7 )

а 78

(x 5. 0 y) 5. 0 z = x 5. 0 (y 5. 0 z) 7 0

- 5 -

дистрибутивные законы

x 5. 0 (y V z) = x 5. 0 y V x 5. 0 z 7 )

x V y 5. 0 z = (x V y) 5. 0(x V z) 7 0

законы отрицания 4 _

x V x = 1 7 )

4_ 0 78

x 5. 0 x = 0 7 0

0 V x = x 7 )

1 5. 0 x = x 7 0

1 V x = 1 7 )

0 5. 0 x = 0 7 0

законы двойственности (теоремы де Моргана)

4 _ _

x V y = x 5. 0y 7 )

4 0 4_ 0 4_ 0 78

x 5. 0 y = x V y 7 0

закон двойного отрицания 4 0а 4

7( 0 4_ 7 )

72 0 x 7 2 0 = x

79 0

законы поглощения

x V x 5. 0 y = x 7 )

x 5. 0(x V y) = x 7 0

операции склеивания 4 _

x 5. 0 y V x 5. 0 y = x 7 0 7)

4_ 0 78

(x V y) 5. 0(x V y) = 7 0x 70

операции обобщенного склеивания

4_ _

x 5. 0y V x 5. 0z V y 5. 0z = x 5. 0y V x 5. 0z 5 7)

4_ 0 5а 4_ 5 0 78

(x V y) 5. 0(x V z) 5. 0(y V z) = 7 0(x V y) 5. 0(x V z) 70

x V x 5. 0 y = x V y 7 )

4_ 0 78

x 5. 0(x V y) = x 7 5. 0 y 70

ПЕРВЫЙ СЕМЕСТР

ЛЕКЦИЯ N 6

МЕТОДЫ ПРОЩЕНИЯ (МИНИМИЗАЦИИ) БУЛЕВЫХ ФУНКЦИЙ

Сложные булевы функции могут быть построены иза более прос-

тых.

Элементарными функциями 0 называются функции, образованные пу-

тем использования однотипных логических операций: только операции

И, только операции ИЛИ и т.д.

Для представления сложных логических функций можно использо-

вать не все элементарные функции, только ту или иную часть их,

называемую системой. Система элементарных функций f 41 0,..., f 4k 0 на-

зывается функционально полной, если любую сложную булеву функцию

можно записать в виде формулы через функции f 41 0,..., f 4k 0.

Так, любую функцию можно представить с помощью одниха только

операций И-НЕ или только операций ИЛИ-НЕ.

В цифровых устройствах часто применяется в качествеа базовой

система из трех функций: И, ИЛИ и НЕ.

Используя законы алгебры логики, можно прощать сложные ло-

гические выражения. прощение заключается в меньшении количества

букв и количества отрицаний в выражении, что позволяет простить

схему стройств са жесткой логикойа или программу стройства с

программируемой логикой. Такое прощение позволяет меньшить се-

бестоимость и величить быстродействие стройства.

Рассмотрим функцию

7( 4_ 7а ) 4 _

f(a,b.c) = a 5. 72 0b V a 5. 0c 72 0 V a 5. 0b

79 0

Используя законы алгебры логики, можно привести эту функцию

к виду:

4_а 0 5а 0 4_ 0 4 _ 0а 4_ __ _ 0а 4_ _

f(a,b.c)а =а a 5. 0(b 5. 0(a 5 0V 5 0c)) V a 5. 0bа =а ab V abc V abа =а ab V ab

4применяем 0 4 0 4 применяем

4законы де Морган 0 4 закон поглощения

Одной и тойа же логической функции может быть поставлено в

соответствие неограниченное количество различныха эквивалентных

формул. Наиболее добными для практического использования являют-

ся так называемые 2нормальные формы 0 представления сложных логичес-

ких функций.

Элементарной конъюнкцией 0 Q называется логическое произведе-

ние переменныха и их отрицаний, причем каждая переменная должна

встречаться в произведении только один раз.

- 2 -

4_ _

Пример элементарной конъюнкции:а Q = x 41 0x 42 0x 43 0x 44 0x 46 0.

Аналогично 2элементарной дизъюнкцией 0 В называется логическая

сумма переменных и их отрицаний, причем каждая переменная должна

встречаться в сумме только один раз.

Пример элементарной дизъюнкции:а D = x 41 0 V x 43 0 V x 44 0.

Формула, эквивалентная заданной и представляющая собой логи-

ческую суммуа элементарныха конъюнкций, называется 2дизъюнктивной

2нормальной формой 0 (ДНФ) заданной формулы. Дизъюнктивная нормаль-

ная форма существует для любой логической функции.

Аналогично считается, что логическая функция задан своей

2конъюнктивной 0 2нормальной формой 0 (КНФ), если она выражена посредс-

твом логического произведения элементарных дизъюнкций. КНФ также

существует для любой логической функции.

Например, для функции 4

7( 4_ 7а ) 4 _

f(a,b.c) = a 5. 72 0b V a 5. 0c 72 0 V a 5. 0b

79 0

ДНФ будет иметь вид

4_ _

f(a,b.c) = ab V ab,

КНФ будет иметь вид

4_ _

f(a,b.c) = (a V b)(b V c).

Одна и та же функция путем эквивалентных преобразований мо-

жет быть представлена различными КНФ и ДНФ. Из всей совокупности

нормальных форм, представляющих данную функцию, выделяют одну КНФ

и одну ДНФ, именуемые совершенными.

Минтермом 0 (m)а n аргументов называется логическое произведе-

ние этих аргументов, причем каждый аргумент может входить в про-

изведение в прямой или инверсной форме.

Минтермы могут быть пронумерованы, причем номер минтерма оп-

ределяется как десятичный эквивалент двоичного числа, образован-

ного из значений переменных, входящих в данный набор: если пере-

менная входит в прямой форме, то ей соответствует единица, если в

инверсной - ноль.

Макстермом 0 (M) n аргументов называется логическая сумма этих

ргументов, причем каждый аргумент может входить в сумму в прямой

или инверсной форме. Номер макстерма задается аналогично номеру

минтерма.

- 3 -

Рассмотрим в качестве примера случай двух аргументов:

┌─────┬─────┬─────────────┬──────────────┐

aа bа минтерм амакстерм │

├─────┼─────┼─────────────┼──────────────┤

│ │ │ 4_ 0 4_ 0 │ 4_ 0 4_ 0а │

0а 0а m 40 0 = a 5. 0b M 40 0 = a V bа │

│ │ │ 4_ 0 │ 4_ 0 │

0а 1а m 41 0 = a 5. 0b M 41 0 = a V bа │

│ │ │ 4_ 0 │ 4_ 0а │

1а 0а m 42 0 = a 5. 0b M 42 0 = a V bа │

│ │ │ 4 0 │ │

1а 1а m 43 0 = a 5. 0b M 43 0 = a V bа │

└─────┴─────┴─────────────┴──────────────┘

Минтермы и макстермы можно геометрически представить на кар-

тах (диаграммах) Вейча. Так, для двух переменных карта Вейча бу-

дет представлять собой квадрат, причем левая половина квадрата

определяется переменной a, верхняя половина квадрата - перемен-

ной b. Это означает, что левая 4_ 0 половина квадрата соответствует

значению переменной a, правая - a, верхняя половина соответствует

b, нижняя b.

Карта Вейча для двух переменных:

2a a

┌─────┬─────┐

│ │ 4_ 0 │

2b 0│ a 5. 0b │ a 5. 0b │

│ │ │

├─────┼─────┤

4_ 0 а 4_ 0 │ 4_ 0 4_ 0 │

2b 0│ a 5. 0b │ a 5. 0b │

│ │

└─────┴─────┘

- 4 -

Карта Вейча для 5 0трех переменных:

2a a

5┌──────┴──────┐ ┌──────┴──────┐

┌───────┬───────┬───────┬───────┐

│ 4_ 0 │ │ 4_ 0 │ 4_ 0 4_ 0 │

2b 0│ a 5. 0b 5. 0c │ a 5. 0b 5. 0c │ a 5. 0b 5. 0c │ a 5. 0b 5. 0c │

│ а│ │ │ │

├───────┼───────┼───────┼───────┤

4_ 0 а 4_ 0 4_ 0 а 4_ 0 │ 4_ 0 4_ 0 │ 4_ 0 4_ 0 4_ 0 │

2b 0│ a 5. 0b 5. 0c │ a 5. 0b 5. 0c │ a 5. 0b 5. 0c │ a 5. 0b 5. 0c │

│ │ │ │ │

└───────┴───────┴───────┴───────┘

4_ 0 5└──────┬──────┘ 4 _

2c 0 2c c

Свойства минтермов и макстермов:

1) Минтерм является инверсией некоторого макстерма иа наобо-

рот: 4 _

m 4i 0 = M

2 5n 0-1-i

M 4i 0 = m

2 5n 0-1-i

Пример: m 41 0 = 4 0M 42 0 (заштрихованная площадь соответствуета макс-

терму, незаштрихованная - минтерму).

1┌┬┬┬ 0┬ 1── 0─┐

1├┼┼┼┤ │

1├┼┼┼ 0└ 1┬┬┬ 0┤

1├┼┼┼┼┼┼┼┤

1└┴┴┴┴┴┴┴┘

2) Логическая сумма всех минтермов для любого заданного чис-

ла переменных равна 1.

2 5n 0-1

V m 4i 0 = 1.

i=0

3) Логическое произведение всех макстермов для любого задан-

ного числа переменных равно 0.

2 5n 0-1

7L 0 M 4i 0 = 0.

i=0

- 5 -

4) Два неодинаковых минтерма или макстерма имеют хотя бы од-

ну переменную, входящую в один из них в прямой, в другой - в

инверсной форме, следовательно

m 4i 5. 0m 4j 0 = 0, если i 7- 0 j;

M 4i 0 V M 4j 0 = 1, если i 7- 0 j.

Основная теорем алгебры логики 0:а любую булеву функцию от n

переменных можно выразить логической суммойа минтермов, которая

называется 2 совершенной нормальной дизъюнктивной формой 0, или логи-

ческим произведением макстермов, которое называется 2а совершенной

2нормальной конъюнктивной формой 0.

Логические функции отражают не только принцип работы некото-

рых частей ЭВМ, но и их состав, если каждой элементарной функции

соответствует реальный физический элемент. Любая сложная логичес-

кая функция может быть реализована некоторой частью ЭВМ, если эта

часть построена с помощью такого набора элементов, который реали-

зует все функции одной из функционально полных систем. Такой на-

бор называется функционально полным набором логических элементов

Поскольку каждая функция может быть представлена в виде раз-

личных логических равнений, каждая функция может быть реализова-

на при помощи различныха логическиха схем. Очевидно, что более

простому логическому равнению соответствует более простая схема.

Упрощение (минимизация) функции сводится к получению ее минималь-

ной дизъюнктивной или конъюнктивной нормальной формы, т.е. такой

формы, при которой функция содержит наименьшее число переменных и

знаков логических операций.

Существует несколько методов минимизации. Ва дальнейшема мы

рассмотрим метод непосредственных преобразований и метод диаграмм

Вейча.

ПЕРВЫЙ СЕМЕСТР

ЛЕКЦИЯ N 7

МЕТОДЫ МИНИМИЗАЦИИ БУЛЕВЫХ ФУНКЦИЙ

Метод непосредственных преобразований

Суть данного метода заключается в том, что минимизация ис-

ходной логической функции производится путем применения к отдель-

ным членам или группам членов формулы, выражающей данную логичес-

кую функцию, основныха законова алгебры логики с целью получения

минимальной формы функции, т.е. такой, которая не содержит лишних

переменных или членов.

Лишними переменными или членами являются те, которые не вли-

яют на значение преобразуемой формулы.

Пример:

4_ 5 4_

x 41 5. 0x 42 5. 0x 43 0 V x 41 5. 0x 42 5. 0x 43 0 = x 42 5. 0x 43 5. 0(x 41 5 0V 5 0x 41 0) = x 42 5. 0x 43 5. 01 = x 42 5. 0x 43

т.е. в исходной формуле лишней являлась двоичная переменная x 41 0.

Примечание: произведенная операция называется "склеиванием"

членов формулы.

Действия, отвечающие методу непосредственных преобразований,

обычно проводятся в следующем порядке:

1) Выявляются группы двоичных переменных исходной формулы, к

которым можно применить операцию склеивания или другие законы ал-

гебры логики, приводящие выражение к более простой форме.

2) Упрощение исходной формулы путем применения к выявленным

группам соответствующих законов.

3) Преобразование промежуточной логической формулы с целью

образования таких групп переменных, к которым можно применить п-

рощающие законы алгебры логики. Здесь могут проводиться:

- группирование членов;

- действия по раскрытию скобок и выносу за скобки;

- добавление фиктивных членов, т.е. таких, совокупность ко-

торых тождественно равна нулю;

- логическое умножение одного или нескольких членов на логи-

ческую сумму переменной и ее отрицания.

4) прощение преобразованной промежуточной логической форму-

лы са получением формы, близкой к минимальной, в виде некоторой

ДНФ.

5) Выявление и даление из полученной предварительной формы

лишних членов, что дает минимальную форму исходнойа логической

функции.

В качестве примера рассмотрим минимизацию следующей функции:

4_ _ _ _

f(a,b,c) = ab V bc V bc V ab =

- 2 -

(используем метода умножения всех членов формулы на сумму тех пе-

ременных и их отрицаний, которые отсутствуют в данном члене;)

4_ _ _ _ _ _ _ _

= ab(cVc) V bc(aVa) V bc(aVa) V ab(cVc) =

(в результате, отбросив повторяющиеся члены, получаем СДНФ функ-

ции;)

4_ 0 4 __ 0 4_ 0а 4 _ _ 0 4 _ 0 4 __ 0 4 _ 0 4 _ _

= abc V abc V abc V abc V abc V abc V abc V abc =

└─┘ ╚═╝ └─┘ ╚═╝

4_ __ _ _ _ __ _

= abc V abc V abc V abc V abc V abc =

(перегруппировываем члены с целью их прощения)

4_ 9 4а _ _ _ _ _

= b 9c 0(aVa) V ab(cVc) V ac(bVb) =

(окончательно получим)

4_ _ _

= bc V ab V ac.

Однако группирование членов после множения можно провести и

несколько иначе:

4_ _ _ _ _ _ _ _ _

f(a,b,c) = ab(cVc) V bc(aVa) V ac(bVb) = ab V bc V ac.

Следовательно, данная функция имеет две минимальные формы.

Недостаткома метод непосредственной минимизацииа является

трудность получения всех минимальныха форм, если иха несколько.

Кроме того, метод в целом весьма трудоемок, результат минимизации

в сильной степени зависит от квалификации иа интуиции человека,

проводящего минимизацию. Поэтому данный метод применяется лишь

для минимизации простых логических формул.

Метод минимизации с помощью карт Вейча

Данный метод наиболее применим в инженерной практикеа благо-

даря своей простоте и легкости использования. Однако метод добен

для прощения функций, зависящих от небольшого числ переменных

(до 8). Преимущество этого метода состоит в том, что нет необхо-

димости приводить функцию к СДНФ.

Рассмотрим изображение на карте Вейча функции

4__ _ _ _ __ _ __ _

f(a,b,c,d) = cd V abd V abc V abcd V abcd V bcd

- 3 -

При нанесении заданной функции н карту никакиха предвари-

тельных преобразованийа не проводится. Каждый дизъюнктивный член

рассматривается в отдельности, и в соответствующие ему квадратики

вписывается 1а (т.е. дизъюнктивный член развертывается до минтер-

мов).

Например, нанесение на карту вейча заданной функции выполня-

ется в следующей последовательности:

┌───┴───┐

┌┌───┬───┬───┬───┐ ┌───┬───┬───┬───┐ ┌───┬───┬───┬───┐

││ _1 . а │ _1 . │ │ _1 . │ _1 . │ 1 │ │ 1 │ 1 а │ _1 . │

b ┤├───┼───┼───┼───┤┐ ├───┼───┼───┼───┤ ├───┼───┼───┼───┤

│а а а │а а │ а │ а а │ _1 . │

└├───┼───┼───┼───┤├ d ├───┼───┼───┼───┤ ├───┼───┼───┼───┤

а а │а а а а │ а а │

├───┼───┼───┼───┤┘ ├───┼───┼───┼───┤ ├───┼───┼───┼───┤

│ _1 . а │ _1 . │ 1 а │ 1 │ │ 1 а │ 1 │

└───┴───┴───┴───┘ └───┴───┴───┴───┘ └───┴───┴───┴───┘

└───┬───┘

4__ 0 c 4 0 4 __ _ __ _ _ _

cd cd V abd cd V abd V abc

┌───┬───┬───┬───┐ ┌───┬───┬───┬───┐ ┌───┬───┬───┬───┐

│ 1 │ 1 │ 1 │ │ 1 │ 1 а │ 1 │ │ 1 │ 1 │ 1 │

├───┼───┼───┼───┤ ├───┼───┼───┼───┤ ├───┼───┼───┼───┤

а а │ 1 │ а а │ 1 │ а а │ 1 │

├───┼───┼───┼───┤ ├───┼───┼───┼───┤ ├───┼───┼───┼───┤

а а │ │ _1 . а а │ │ 1 │ _1 . │ _1 . │

├───┼───┼───┼───┤ ├───┼───┼───┼───┤ ├───┼───┼───┼───┤

│ 1 а │ _1 . │ 1 │ │ 1 │ 1 │ 1 │ │ 1 │ 1 │ 1 │

└───┴───┴───┴───┘ └───┴───┴───┴───┘ └───┴───┴───┴───┘

4__ _ _ _ __ _ _ _ __ _ _ _

cd V abd V abc V cd V abd V abc V cd V abd V abc V

4__ _ __ _ __ __ _ __

V abcd V abcd V abcd V abcd V abcd V bcd

Следующий шаг заключается в нахождении на карте простых имп-

ликант, т.е. в склеивании минтермов. Нахождение простых импликант

является результатом последовательного применения теоремы:

x 41 0x 42 0x 43 0...x 4n 0 V x 41 0x 42 0x 43 0...x 4n 0 = x 42 0x 43 0...x 4n

Нахождение простыха импликанта производится на картах путем

группировки минтермов, отмеченных единицей.

Рассмотрим правила группировки на диаграмме для четыреха пе-

ременных, учитывая, что иха легко обобщить на случай для любого

- 4 -

числа переменных. Группирование выполняется в следующем порядке:

а) группа из восьми членов может быть представлена одной пе-

ременной, если две смежные строки, либо два смежных столбца, либо

две крайниеа строки, либо два крайних столбца, соответствующих

этой переменной, заполнены единицами;

б) группа из четырех членов может быть представлена посредс-

твом двух переменных всякий раз, когда единицами заполнены:

- строка диаграммы,

- столбец диаграммы,

- квадрат из двух строк и двух столбцов,

- концы двух смежных строк,

- концы двух смежных столбцов,

- четыре гла диаграммы;

в) группа из двух членов может быть представлена посредством

трех переменных всякий раз, когда единицами заполнены:

- два смежных квадратика,

- два противоположных конца одной строки,

- два противоположных конца одного столбца.

При группировке единиц н диаграмме необходимо попытаться

сначала образовать члены, содержащие одну переменную, затем чле-

ны, содержащие две переменные, и, наконец, члены, содержащие три

переменные. Одина и тот же минтерм может входить 2 несколько раз 0 в

выражение функции, не изменяя ее значения. Поэтому единицу или

группу единица можно несколько раз включать в различные комбина-

ции. В нашем случае минимизированная функция будет иметь вид:

4__ _ _ _ 0 4_ _ 0

f(a,b,c,d) = cd V abd V abc V abd V bcd V abd.

ПЕРВЫЙ СЕМЕСТР

ЛЕКЦИЯ N 8

МЕТОДЫ МИНИМИЗАЦИИ БУЛЕВЫХ ФУНКЦИЙ

(окончание)

Обычно для проверки правильности результата, полученного с

помощью одного из методов минимизации, либо используют другой ме-

тод (хотя при наличии у функции нескольких минимальных форм могут

быть получены несовпадающие результаты), либо проверяют н тож-

дественность исходную и минимальную формы методом перебора всех

возможных комбинаций значений переменных (однако же для 20 пере-

менных число возможных комбинаций превышает миллион).

В качестве пример проведема минимизациюа рассматривавшейся

ранее функции

4_ _ _ _

f(a,b,c) = ab V bc V bc V ab

с помощью карты Вейча. Как видно из диаграммы, возможны две мини-

мальные дизъюнктивные формы:

┌───┴───┐

┌───┬───┬───┬───┐

b │ 1 │ _1 . │ _1 . │

├───┼───┼───┼───┤

│ 1 │ 21 0 │ 21 0 │

└───┴───┴───┴───┘

└───┬───┘

4_ _ 0 4_

f(a,b,c) = ac V ab V bc

┌───┴───┐

┌───┬───┬───┬───┐

b │ _1 . а │ 21 0 │ _1 . │

├───┼───┼───┼───┤

│ 1 │ 1 │ 21 0 │

└───┴───┴───┴───┘

└───┬───┘

4_ _ 0а 4_

f(a,b,c) = bc V ac V ab

- 2 -

ЭЛЕМЕНТЫ И ЗЛЫ ЭВМ

═══════════════════

ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

Системой элементов ЭВМ называется функционально полный набор

логических элементов, использующий одинаковый способ представле-

ния информации и одинаковый тип межэлементных связей.

Система элементов чаще всего избыточн по своемуа составу,

что позволяета строить схемы с более простой топологией межэле-

ментных связей и более экономные по количеству используемыха эле-

ментов.

Классификация логических элементов:

1) По способу представления информации и типу межэлементных

связей различают элементы импульсного, потенциального, импуль-

сно-потенциального и динамического типа.

Примечание: в современных ЭМа применяются потенциальныеа и

динамические элементы.

2) По функциональному назначению элементы принято разделять

на 2типовые и элементы специального назначения 0. К 2типовым 0 относят-

ся логические, запоминающие и формирующиеа элементы. Логические

элементы предназначены для преобразования информации, запоминаю-

щие - для ее хранения, а формирующие элементы - для восстановле-

ния стандартизированных значений физических параметров сигналов,

изменяющихся во время прохождения сигналов по электрическима це-

пям. К элементам 2 специального назначения 0 относятся силители сла-

бых сигналов, генераторы токов и напряжений специальной формы и

другие элементы, не изменяющие информационного содержания сигна-

лов.

3) В зависимости от используемых физических явлений логичес-

кие элементы подразделяются на полупроводниковые, магнитополупро-

водниковые, электромагнитные и др.

Основные характеристики логических элементов

Общие технические характеристики:

- температурный диапазон,

- надежность,

- стоимость.

Специфические характеристики:

- функциональные возможности элемента,

- нагрузочная способность,

- быстродействие,

- 3 -

- помехоустойчивость,

- потребляемая мощность.

Функциональные возможности логического элемента характеризу-

ются выполняемой им операцией иа коэффициентами разветвления и

объединения, т.е. факторами, влияющими на структуры более сложных

схем, построенных с применением данного элемента.

При этома пода 2коэффициентома разветвления 0а 2n 0 понимают число

входов последующих ячеек, которые могута правляться ота выхода

данной ячейки, а под 2коэффициентом объединения 0 2m 0 - число входов,

которое может иметь ячейка. Величины m и n ограничиваются услови-

ями сохранения нормального электрического режима ячейки.

Нагрузочная способность 0 в общем случае определяется током,

который можета быть отдан ячейкой во внешние цепи (нагрузку). В

случае однородных нагрузок, создаваемых входами идентичных ячеек,

нагрузочная способность оценивается коэффициентом разветвления n.

а Быстродействие 0 логического элемента определяется скоростями

его перехода из состояния "0" в состояние "1" и обратно. Переход-

ные процессы изменения состояния элемента состоят из двух этапов:

задержки иа формирования фронта или спада сигнала. Длительность

задержек и фронтов зависит ота динамическиха свойства логического

элемента.

Однако для оценки быстродействия часто используют обобщенную

характеристику - 2а среднее время задержки 0. В этом случае моментом

поступления сигнала на ячейку считают момента достижения входным

сигналом некоторого определенного ровня (например, 0,5 от ста-

новившегося значения). Моментом появления сигнала на выходе также

считают момент достижения выходным сигналом этого ровня.

Так как длительности переходных процессова при включении и

выключении транзистора в общем случае не равны, то проводят обоб-

щение и говорят о среднем времени задержки сигнала на ячейку.

Время задержки при формировании спада

t 4сп

t 5' 4з 5 0= t 4з.сп 0+ 4 0───,

время задержки при формировании фронта

t 4фр

t 5" 4з 5 0= t 4з.фр 0+ 4 0───.

Среднее время задержки на один каскад схемы

t 5' 4з 0 + t 5" 4з

t 4з.ср 0 = ───────── 5.

- 4 -

Одна иза важнейших характеристик элемента - его 2помехоустой-

2чивость 0. Различают статическую и динамическую помехоустойчивость.

При определенииа статической помехоустойчивости помеха рассматри-

вается как длительно действующий ровень потенциала, при опре-

делении динамическойа помехоустойчивости - как импульс определен-

ной длительности. Устойчивость элемента к воздействию длительной

помехи меньше, чем к воздействию кратковременной помехи при оди-

наковых амплитудах. стойчивость к воздействию динамической поме-

хи тем ниже, чем выше быстродействие элемента.

С увеличениема степени интеграции элементов ЭВМ все большую

роль начинает играть такой параметр, как 2 рассеиваемая мощность 0.

Следует отметить, что закрытому состоянию соответствует один ро-

вень рассеивания мощности (P 4з 0), открытому - другой (P 4о 0). Обычно

предполагают, что схем половину времениа находится в открытом

состоянии, половину - в закрытом, и определяют среднюю рассеи-

ваемую мощность следующим образом:

P 4з 0 + P 4о

P 4ср 0 = ───────.

Рассеиваемая мощность может зависеть как от нагрузки, так и

от схем, включенных на входе.

Классификация логических элементов по типу радиокомпонентов,

1на которых реализуются логические функции 2.

Можно выделить следующие наиболееа часто потребляемые на

данный момент типы логических элементов:

- транзисторно-транзисторная логика с диодами Шотки (ТТЛШ);

- КМОП-логика (логика на базе комплементарных полевыха тран-

зисторов со структурой металл-окисел-полупроводник);

- КМДП-логика (логика на базе комплементарных полевыха тран-

зисторов со структурой металл-диэлектрик-полупроводник);

- интегральная инжекционная логика (ИИЛ, И 52 Л, I 52 0L).

Следует отметить также некоторые типы элементов, которые в

данный момент же не применяются в новыха разработкаха вследствие

низкого быстродействия или большой рассеиваемой мощности.

- резисторно-транзисторная логика (РТЛ, RTL);

- резисторно - конденсаторная транзисторная логик (РКТЛ,

RCTL);

- диодно-транзисторная логика (ДТЛ, DTL);

- транзисторно-транзисторная логика (ТТЛ, TTL);

- транзисторная логика с эмиттерными связями (ЭСЛ, TECL).

- транзисторная логика с непосредственными связями (DCTL).

- МОП-логика;

- МДП-логика (MDS).

ПЕРВЫЙ СЕМЕСТР

ЛЕКЦИЯ N 9

ЭЛЕМЕНТЫ И ЗЛЫ ЭВМ

═══════════════════

ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

Электронную схему, выполняющую какие либо операции над одним

машинным словом, называют 2узлом 0 ЭВМ. Многие злы ЭВМ строятся на

базе логических элементов.

Общие требования к проектируемому стройству:

- стройство должно полностью соответствовать своему функци-

ональному назначению, т.е. выполнять заданные в ТЗ функции;

- быстродействие, энергопотребление, надежность, устойчи-

вость к вредному воздействию окружающей среды (температура, влаж-

ность, давление, вибрация, дары, статическое электричество,

внешние магнитные поля, электромагнитные помехи и пр.) должны со-

ответствовать заданным в ТЗ параметрам;

- стройство должно быть максимально простым, чтобы обеспе-

чить высокое быстродействие и надежность, также низкую себесто-

имость.

Если устройство проектируется на базе нескольких различных

наборов логических элементов, особенно в случае различной техно-

логии изготовления (ТТЛ и ТТЛШ, ТТЛ и КМОП, ТТЛ и ЭСЛ и т.п.),

необходимо тщательно проверить эти наборы н совместимость во

всем рабочема диапазоне температура и на отсутствие состязаний в

спроектированной схеме.

Требуется проверить:

- соответствие по номинальному напряжению питания;

- соответствие по входным и выходным характеристикам логи-

ческих элементов, особенно по ровням 0 и 1;

- соответствие элементов по быстродействию;

- соответствие по переходным процессам.

Основные характеристики логических элементов

Амплитудная передаточная характеристика 0 U 4вых 0= 4 0f(U 4вх 0)а опре-

деляет формирующиеа свойства логического элемента, его помехоус-

тойчивость, амплитуду и ровни стандартного сигнала. Вид характе-

ристики зависит от типа логического элемента (ЭСЛ, ТТЛ и т.д.) и

может изменяться в определенных пределах в зависимости от разбро-

са параметров схем, изменений напряжения питания, нагрузки и тем-

пературы окружающей среды.

Входная характеристика 0 I 4вх 0 = f(U 4вх 0) и 2выходная характеристи-

2ка 0 U 4вых 0 = f(I 4вых 0) позволяюта определить нагрузочную способность

элемента, режим его работы и способ согласования переходных про-

- 2 -

цессов в линиях связи.

Импульсная (динамическая)а помехоустойчивость 0а - это зависи-

мость допустимой амплитуды импульсной помехи ота ееа длительности

U 4пом 0 = f(t 4пом 0).

ТРИГГЕРЫ

Практически все стройства ЭВМ совмещают функции переработки

и хранения информации. Неотъемлемая часть таких стройств - эле-

мент памяти. В арифметических и логических стройствах для хране-

ния информации чаще всего используют элемент с двумя стойчивыми

состояниями - 2триггер 0.

Структуру триггера можно представить ва виде запоминающей

ячейки и схему правления:

┌─ ── ── ── ── ── ── ── ── ┐

┌───────┐а 4S 0а ┌────────┐

E 41 0 ───┴─┤ Схема ├─────┤ Запоми-├─┴─── Q

Cа ─────┤ управ- 4R 0а │ нающая 4 _

E 42 0 ───┬─┤ ления ├─────┤ ячейка ├─┬─── Q

└───────┘ └────────┘

└─ ── ── ── ── ── ── ── ── ┘

4_ 0а Запоминающая ячейка 0 - это схема, которая имеет два выхода Q

и Q 4, 0а сигналы на которых всегда противоположны (если на однома 0,

то н другома 1), и дв входа - вход становки S (set) и вход

сброса R (reset).

Переключающий 0 сигнала по входу S станавливает запоминающую

ячейку в состояние "1", по входу R - в состояние "0". В зависи-

мости от типа элементов, из которых построена запоминающая ячей-

ка, переключающим сигналом может являться либо "0", либо "1". За-

поминающую ячейку называют также 2 асинхронным RS-триггером 0.

Схема управления 0 преобразует информацию, поступающую на вхо-

ды E 41 0 и E 42 0 в сигналы, которые подаются на становочные входы за-

поминающей ячейки. В некоторых схемах выходные сигналы триггерра

поступают н входа схемы правления - на рисунке эти соединения

показаны пунктиром.

Как правило, триггеры, применяемые в потенциальной системе

элементов, имеют еще один вход - вход для синхронизирующих сигна-

лов C. Импульсы, поступающие на вход C, не несут логической ин-

формации, но определяют момент приема триггером входной информа-

ции.

- 3 -

Классификация триггеров

В основу классификации триггерных стройств положены два ос-

новных признака:а функциональный признак и способ записи информа-

ции в триггер.

Функциональная классификация - это классификация триггеров

по типама схем управления. По функциональному признаку различают

RS, S, R, E, T, D, TV, DV, RST и JK триггеры.

Классификация по способуа записи информации характеризует

временную диаграмму работы триггера, т.е. определяет ход процесса

записи информации в триггер:

┌────────────────────────┐

│ Потенциальные триггеры │

└────────────┬───────────┘

│

┌───────────────┴──────────────┐

┌──────┴──────┐ ┌─────┴──────┐

│ Асинхронные │ │ Синхронные │

└──────┬──────┘ └─────┬──────┘

│ │

┌──────┴──────┐ ┌──────┴──────┐

┌──────┴─────┐ ┌─────┴─────┐ ┌──────┴─────┐ ┌─────┴─────┐

│С внутренней│ │Управляемыеа │С внутренней│ │Управляемые│

│ задержкой │ │уровнем а │ задержкой │ │уровнем │

└────────────┘ │входного а └────────────┘ │синхроим-а │

│сигнал │ │пульс │

└───────────┘ └─────┬─────┘

│

┌────┴────┐

┌───┴───┐ ┌───┴───┐

│ Одно- │ │Много- │

│тактные│ │тактные│

└───────┘ └───────┘

Временная диаграмма 0 - это диаграмма, отображающая зависи-

мость внутреннего состояния стройства, сигналов на его выходах и

протекающих в нем переходных процессов от времени иа сигналов на

входах этого стройства.

Отличительной особенностьюа 2асинхронных 0а триггерова является

то, что запись информации в них осуществляется непосредственно в

момент поступления информационного сигнала на вход триггера.

Запись информации в 2 синхронные тактируемые 0 триггеры осущест-

вляется только при подаче разрешающего импульс ( 2синхроимпульса 0)

на синхронный вход C. Синхронные триггеры подразделяются на две

категории:а триггеры, срабатывающие по переднему фронту синхроим-

пульса (" 2по 0 2уровню 0"), и триггеры, срабатывающие по заднему фронту

- 4 -

синхроимпульса (" 2по спаду 0").

Синхронные триггеры могут быть однотактными и многотактными.

Многотактные триггеры характеризуются тем, что формирование ново-

го состояния триггер завершается с поступлением n-го синхроим-

пульса. Наибольшее распространение получили двухтактные синхрон-

ные триггеры.

Законы функционирования триггеров задаются таблицами перехо-

дов или составленными в соответствии с этими таблицами логически-

ми равнениями.

Входы триггеров обозначаются следующим образом:

C - вход синхронизации;

S (set) - вход установки триггера в 1;

R (reset) - вход сброса триггера в 0;

D (delay) - "задержка";

T (trigger) - "защелка";

J - вход становки JK-триггера в 1;

K - вход установки JK-триггера в 0;

V - управляющий вход DV-триггера.

Выходы триггеров: Q - прямой выход, Q - инверсный выход.

_Асинхронные триггеры

Асинхронные триггеры редко непосредственно используются в

цифровых схемах, однако на базе асинхронныха триггерова строятся

все триггерные схемы.

Асинхронный RS-триггер

RS-триггер имеет два информационных входа R и S. При поступ-

лении на эти входы сигналов S=1 и R=0 триггер принимает состояние

Q=1, при S=0 и R=1 состояние Q=0, при S=0 и R=0 триггер сохра-

няет то состояние, в котором он находился до поступления на его

входы нулевых сигналов. Подача единичных сигналов на оба входа R

и S запрещена.

- 5 -

Полная таблица переходов RS-триггера:

┌────────┬────────┬────────┬──────────┐

Q(t)а R(t)а S(t)а Q(t+1)а │

├────────┼────────┼────────┼──────────┤

│ 0 │ 0 │ 0 │ 0 │

│ 0 │ 0 │ 1 │ 1 │

│ 0 │ 1 │ 0 │ 0 │

│ 0 │ 1 1 │ X │

│ 1 │ 0 │ 0 │ 1 │

│ 1 │ 0 │ 1 │ 1 │

│ 1 │ 1 │ 0 │ 1 │

│ 1 │ 1 │ 1 │ X │

└────────┴────────┴────────┴──────────┘

Минимизированная таблица переходов RS-триггера:

┌────────┬────────┬──────────┐

R(t)а S(t)а Q(t+1)а │

├────────┼────────┼──────────┤

│ 0 │ 0 Q(t) │

│ 0 │ 1 │ 1 │

│ 1 │ 0 │ 0 │

│ 1 │ 1 │ X │

└────────┴────────┴──────────┘

Логические равнения RS-триггера имеют вид:

7( 4

72 0 Q(t+1) = S(t) V R(t) 5. 0Q(t)

72 0 R(t) 5. 0S(t) = 0

Асинхронный RS-триггер на элементах ИЛИ-НЕ:

┌───┐

R ─────┤1а │

а 7@ 0───┬── Q

┌──┤ а │

└───┘ │

└─────────┐│

┌─────────┼┘

┌───┐а │

└──┤1а │ 4 _

а 7@ 0──┴─── Q

S ─────┤ │

└───┘

- 6 -

словное графическое изображение такого триггера:

┌─┬───┐

──┤S│Tа ├──

│ а │

──┤Rа 7@ 0──

└─┴───┘

Асинхронный RS-триггер на элементах И-НЕ:

4_ 0 ┌───┐

S ─────┤&а │

а 7@ 0───┬── Q

┌──┤ а │

└───┘ │

└─────────┐│

┌─────────┼┘

┌───┐а │

└──┤&а │ 4 _

4_ 0 а 7@ 0──┴─── Q

R ─────┤ │

└───┘

словное графическое изображение такого триггера:

┌─┬───┐

── 7@ 0S│Tа ├──

│ а │

── 7@ 0Rа 7@ 0──

└─┴───┘

или

┌─┬───┐

│ 4_ 0│ 7а 0│

──┤S│ 7T 0а ├──

│ а │

│ 4_ 0а │

──┤Rа 7@ 0──

│ │

└─┴───┘

ПЕРВЫЙ СЕМЕСТР

ЛЕКЦИЯ N 10

ТРИГГЕРЫ

Синхронный однотактный RS-триггер

Синхронные RS-триггеры имеет на каждом входе дополнительные

схемы совпадения:

┌───┐ S ┌───┐

S ──────┤&а 7@ 0──────┤&а │

а │ а 7@ 0───┬── Q

┌──┤ а ┌──┤ а │

└───┘ └───┘ │

│ └─────────┐│

C ───┤ ││

│ ┌─────────┼┘

┌───┐ ┌───┐а │

└──┤&а │ 4_ 0 └──┤&а │ 4 0 4_

а │ R а 7@ 0──┴─── Q

R ──────┤ 7@ 0──────┤ │

└───┘ └───┘

Если на входе C "ноль", то на выходах схемы совпадения также

будут нулевые значения при любых сигналах на входах Rа иа S. При

поступлении синхроимпульса на вход схемы совпадения информация с

входов R и S инвертируется и передается н входы асинхронного

триггера.

Графическое обозначение синхронного однотактного RS-триггера:

┌─┬───┐

──┤S│Tа ├── Q

──┤Cа │ 4 _

──┤Rа 7@ 0── Q

└─┴───┘

- 2 -

Синхронный триггер можета иметь дополнительные асинхронные

входы R 4а 0 и S 4а 0:

S 4а 0 ──────────────┐

4_ 0 ┌───┐

┌───┐ S └──┤&а │

Sа ──────┤&а 7@ 0──────┤ 7@ 0───┬── Q

а ┌──┤ а │

┌──┤ а └───┘ │

└───┘ └─────────┐│

Cа ───┤ ││

┌───┐ ┌─────────┼┘

└──┤&а │ 4_ 0 ┌───┐а │

а │ R └──┤&а │ 4 _

Rа ──────┤ 7@ 0──────┤ 7@ 0──┴──── Q

└───┘ ┌──┤ │

4_ 0 └───┘

R 4а 0 ──────────────┘

Графическое обозначение синхронного однотактного RS-триггера

с асинхронными входами:

4_ 0 ┌─┬───┐

S 4а 0 ── 7@ 0S│Tа ├── Q

├─┤ │

──┤Sа │

──┤Cа │

──┤Rа │

4_ 0 ├─┤ │ 4 _

R 4а 0 ── 7@ 0Rа 7@ 0── Q

└─┴───┘

Синхронные 0 1двухтактные триггеры

Синхронные двухступенчатые (двухтактные) триггеры построены

по принципуа "master-slave"а (ведущий-ведомый). Триггерная схема

состоит из двух частей-триггеров, одновременный прием информации

в которыеа запрещен. Для построения первой и второй ступеней ис-

пользуют однотактные синхронные триггеры. Информация передается

во вторую ступень только после ее приема в первую ступень и окон-

чания синхроимпульса, разрешающего запись информации ва первую

ступень. Такая последовательность приема информации достигается

включением инвертора в цепь синхронизации для второй ступени.

- 3 -

Все двухтактные триггеры имеют следующую общую структуру:

┌─ ── ── ── ── ── ── ── ── ─┐

┌──┬────┐ ┌─┬────┐

E 41 0 ───┴────┤E 41 0│T ├─────┤S│T ├─┴─── Q

Cа ──────┬─┤C │ ┌──┤C│ │ 4 _

E 42 0 ───┬──┼─┤E 42 0│ ├──┼──┤R│ ├─┬─── Q

│ └──┴────┘а └─┴────┘

└─ ┼─ ── ── ── ─┼ ── ── ── ─┘

│ ┌──┐ │

└────┤ 51 0 7@ 0────┘

└──┘

Наиболее широкое применение ва устройстваха вычислительной

техники находят двухтактные триггеры типов RS, T, D и JK.

Рассмотрим в качестве приера схему двухтактного RS-триггера:

┌───┐ ┌───┐ Q' ┌───┐ ┌───┐

S ──────┤&а 7@ 0─────┤&а 7@ 0──┬──────┤&а 7@ 0─────┤&а 7@ 0──┬─── Q

┌──┤а 41 0 ┌──┤а 44 0 а ┌──┤а 46 0 ┌──┤а 48 0 │

└───┘а └───┘а а └───┘а └───┘а │

│ └────────┐а │ └────────┐│

C ───┤ │а │ ││

│ ┌────────┼┘ │ ┌────────┼┘

┌───┐а ┌───┐ │ 4_ 0а ┌───┐а ┌───┐ │

├──┤&а └──┤&а │ │ 4 0Q' ├──┤&а └──┤&а │ │ 4 _

R ───┼──┤а 42 7@ 0─────┤а 45 7@ 0─┴────┼──┤а 47 7@ 0─────┤а 49 7@ 0─┴──── 4 0Q

└───┘ └───┘ 4_ 0а └───┘ └───┘

│ ┌───┐ Cа │

└─────┬─┤&а 7@ 0───────────┘

└─┤а 43 0│

└───┘

Рассмотрим идеализированную временную диаграмму работы двух-

тактного RS-триггера (предполагаем форрму импульсов прямоугольной

и не учитываем разброс времени задержки элементов схемы):

- 4 -

│ ┌─────┐ ┌─────┐ ┌─────┐ ┌─────┐

├─────┘ а└─────┘ └─────┘ └─────┘ └─────