АТС

Однонаправленноеа соединение по кольцу

Рис. Ва Кольцевая структура

Дуплексное соединение по любому

маршруту

Рис. Радиальная структура

БСа группового канального интерфейса ( ГКИ ) необходим для сопряжения исходящиха и входящиха абонентскиха каналова c линией передачи ИКМ-30/32а со стороны абонентского оборудования, также сопряжения линии ИКМ-30/32а са коммутационныма полема со стороны ЭАСа и обеспечивает кроме того ввод/вывода служебныха каналова линии ИМа для передачи служебной информацииа коммутационной системы (КС ), что позволяета сократить номенклатуру требуемыха БИС. БСа ГИа можета подключаться н обоиха концаха линии ИКМ-30/32.

3. РАЗРАБОТК СТРУКТУРОй СХМы СТРОЙСТВА

3.1    СРАВНЕНЕа ПРОЕКТИРУЕОй СИСТМы c ЦИФРООй ТРАНСПОРТОй СЕТЮа КОМПАНИа МТУ-ИНФОРМФ.

Прежде всего необходимо отметить, что обе системы имеюта ва своей основеа кольцевой принципа построения сети, что обеспечиваета преимуществ по сравнениюа са радиальной схемойа построения сети. Основныма отличиема проектируемой системы ота сети, построенной по принципу Синхронной Цифровойа Иерархии, является снижениеа минимальной пропускной способностиа канал до 2,048а Мбит/с, это накладываета определенные словия н построение стройства обеспечивающиха работуа сети. Вторыма важныма отличиема проектируемой системы является децентрализация правления, которая позволяета использовать устройств системы независимо ота центрального зл управления, что ва конечнома итоге позволяета продолжить работу сетиа при выходе иза строя центрального правляющего элемента, и тема самыма повысить надежность системы вцелом.

3.2.         АНАЛЗа РАЗЛИЧНХа ВАРИАНТВа ПОСТРОЕНЯа СТРУКТУРОй СХМы ГКИ.

Исходя иза назначения стройства, можно представить стройство ва виде некоего блока, который обеспечиваета сопряжениеа 64^ха входящиха цифровыха каналов са линией передачиа ИКМ Ц30/32 32а со стороны абонентского оборудования, такжеа сопряжения линии ИКМ-30/32а са коммутационныма полема со стороны ЭАСа и обеспечивает кроме того ввод/вывода служебныха каналова линии ИМа для передачи служебнойа информации коммутационной системы (КС ). Структурная схем такого стройств показан н рисунке 3.1.

Исходящий канал 16,384 Мбит/с.

Групповые каналы 2,048а Мбит/с.

Рис. 3.1. Общее строение стройства.

Для выделения иза входящего тракта 16,384 Мбит/са групповыха кана-лова ИКМ-30/32а и аслужебного канал в КАНАЛЬНМа ИНТЕРФЕСе необходима специальныйа блок, отвечающий з иха выделение (назовема этота блока БЛОКМа ТАКТОВЙа СИНХРОНИЗАЦИИ ), для синхронизации по циклама необходимо выделить синхроимпульсы цикловойа и сверхцикловой синхронизации. Тогд структурная схем примета вид, показанный н рис. 3.2. Этота варианта крупненной структурнойа схемы включаета ва себя дополнительно БЛОК ЦИКЛОВОЙ СИНХРОНИЗАЦИИ.

Далее необходимо выравнивание по циклам ( синхронизация по нача-луа цикл входящего тракт са началома КС ). Это можно сделать ва БУФЕ-Ре ЦИКЛОВЙа СИНХРОНИЗАЦИИ. Одновременно ва БСа выполняется преобразование формат входящиха групповыха каналова ИКМ-30/32а ва формата тракт коммутационного поля ( рисунок 3.3.).

Рис. 3.3.

При детальнома рассмотренииа структуры можно заметить, что для обеспечения циклового выравнивания входящиха групповыха каналова необходимо запомнить информацию иза этиха каналов, приходящуюа ва разное время, затема начать считывание информации по сигналу синхронизации из СТРОЙСТВ УПРАВЛЕНИЯ. Для выполнения временнойа коммутации также необходимо запомнить приходящую информацию, затема считывать эту информацию ва порядке соответ-ствующима картеа коммутации. Отсюд несложно сделать вывода о целесообразности объединения БЛОК ЦИКЛООй СИНХРОНИЗАЦИИ и БУФЕР ЦИКЛООй СИНХРОНИЗАЦИИ. Такая структурная схем представлен н рис.а 3.5.

Рассмотрима подробнее назначение блоков:

Блока тактовойа синхронизации.

Синхронизация по тактам ( фазе )а входящейа линии тракт передачиа са фазой коммутационного поля КС.

Блока цикловойа синхронизации.

Блока цикловойа синхронизации должена выполнять следующие фун-кции :

     поиска синхросигнала ;

     вхождение ва синхронизм ;

     поддерживание синхронизма ;

     обнаружение вход иза синхронизм приа сбоях.

Блок мультиплексора / демультиплексора.

Мультиплексор / демультиплексор осуществляета связь внутренней шины са информационными иа служебными каналами тракт ИКМ. Мульти-плексная внутренняя шин служит для обмен информацией междуа каналами ИМа тракт и шиной правляющейа микро-ЭВМ, череза соответствующие интерфейсы :

Ц       интерфейса служебныха сигналова выполняета функцииа выделения, буферизации и ввода/вывод сигналова информационныха каналов ( например, посылк вызова, отбой и др.) ;

Ц       интерфейса 1Цго канал осуществляет ввод/вывода служебной информацииа 1Цго канала, необходимой для межпроцессорного обмена ;

Ц       аинтерфейса абонентскиха каналова обеспечиваета доступ к любому абонентскому каналуа и можета использоваться для сопряжения плотненного канал передачи данныха с групповыма трактома ИКМ, такжеа для диагностики абонентскиха каналов.

Блок формирователя ИКМ.

Передатчика цикловыха синхроимпульсова предназначена для формирования ва групповома исходящема канале циклового и сверхциклового синхросигналов ва форматеа внутрисистемного обмена, либо ва формате стандартного канал ИКМЦ30/32.

РАЗРАБОТК ФУНКЦИОНАЛЬНОЦЛОГИЧЕСКЙа СХМы БЛОКВа ПРОЕКТИРУЕМОГО

УСТРОЙСТВА

3.1. Функциональныеа характеристики, архитектур и

схемотехник блок группового канального интерфейса.

Блока ГКИ предназначена для обеспечения стыка ( подключения ) групповыха цифровыха входящиха каналова ИКМ-30/32а абонентских иа соединительныха линий c коммутационныма оборудованиема цифровыха АСа синхронной сетиа связи.

Основные функции, выполняемые ГИа следующие :

- поиска иа выделение сигналова цикловойа и сверхцикловой синхронизацииа входящего ИМа тракта ;

- фазовая и цикловая синхронизация входящего ИМа канал са групповымиа входами АТС ;

- ввода служебныха сигналова АСа ва любой информационный канала группового тракт ИКМ ;

- ввод / вывода служебного 16-го канал группового тракт ИКМ ;

- соединение шины правляющей ЭМа c любыма информационныма каналома ИМа тракта ( ввод / вывод ) ;

- формирование циклового и сверхциклового синхронизм исходящего группового канал ИКМ -30/32 ;

- ввода служебныха сообщенийа ва 16-й канала исходящего интерфейс группового канал ИКМ -30/32.

Входящий групповойа канала ИКМ-30/32а поступаета н входа блок фазовой синхронизации. Са выход блок фазовой синхронизации групповойа канал ИКМ, синхронизированный по фазе ( по тактам ) са АТС, поступаета н входы блок выделения циклового синхросигнал иа буфер цикловой синхронизации.

Блока выделения циклового синхросигнал обеспечиваета поиска синхросигнал иа вхождение ава синхронизм, такжеа задаета моменты становкиа начального адрес каналова при записи ва буфера цикловой синхронизацииа и выдаета служебныеа сигналы ва стройство управления при возникновенииа сбоев.

Са выход буфер цикловой синхронизации входящийа канала ИКМ, синхронный с АТС, череза мультиплексор/демультиплексора и буферную схемуа поступаета на выходы ГКИ.

Мультиплексор/демультиплексор осуществляета связь внутренней шины ГИа са информационными иа служебными каналами тракт ИКМ.

Мультиплексная внутренняя шин служита для обмен информациейа между каналами ИМа тракт и шинойа управляющей микро-ЭВМ, череза соответствующие интерфейсы :

Ц интерфейса служебныха сигналова выполняета функцииа выделения, буферизации и ввода/вывод сигналова информационныха каналов ( например, посылк вызова, отбой и др. )

( Рассматриваются варианты : синтезатор, непосредственныйа доступа к каналама и др.) ;

- интерфейса 16-го канал осуществляета ввод/вывода служебнойа информации 16-го канала, необходимой для межпроцессорного обмена ;

- интерфейса абонентскиха каналова обеспечиваета доступа к любому абонентскому каналуа и можета использоваться для сопряжения плотненного канал передачи данныха c групповыма трактома ИКМ, также для диагностикиа абонентскиха каналов.

Передатчика цикловыха синхроимпульсова предназначена для формирования ва групповома исходящема канале ИКМ-30/32 циклового и сверхциклового синхросигналова ва формате внутрисистемного обмена, либо ва формате стандартного канал ИКМ-30/32.

правление режимамиа работы ГКИ, типами иа адресами обмен осуществляется c помощью стройств правления по командам, поступающима из микро-ЭВМ.

3.1.1. Схем выравнивания по фазе и циклам.

Схем выравнивания по фазе иа циклама представлен н рисунке и содержита блока фазовой синхронизации. Блока фазовойа синхронизации включаета ва себя Зу c раздельной адресацией ячеека по записи и считывания, счетчики записи ( сч..1 ) и считывания ( сч.2 ), дешифратора адрес записи ( ДШ ), мультиплексора считывания ( МХ ), вычислитель ( ∆φ ) иа Зу предустановки счетчика.

Раздельные независимыеа режимы записи иа считывания ячеека Зу мо-гута быть реализованы при использовании в качестве ячеека Зу DЦтриггеров. Разделение этиха режимова позволяета избежать искажений информации. Запись ва Зу осуществляется ва ячейки, адресуемыеа счетчикома записи, н счетный входа которого подаются тактовыеа импульсы, синхронные са входным ИМа трактом. Считывание информацииа иза Зу производится с задержкой относительно входящейа информации иза ячеек, определяемыха счетчикома считывания, который работаета са фазой тактовыха импульсова АТС.

Число ячеека Зу определяется максимально возможной величиной изменения фазы входящего канал относительно фазы тактовыха импульсова АТС ( фазового дрожания ) з время сеанс связи :

N = 2_*∆φ_макс а,

где Nа - число ячеека ЗУ,

∆φ_макс - максимальный сдвига фазы относительно средней величины, кратный длительностиа интервала.

Предварительная становк счетчикова записи иа считывания производится приа каждома цикле вхождения ва синхронизма илиа ва случай-ных асбоев. Разность кодова предустановки, записываемыха ва счетчики, должн составлять :

1 - А2 = N/2 = ∆φ

Са цельюа контроля записи по фазеа ва схему целесообразно ввести вычитатель ( ∆φ ), определяющий разность кодова счетчиков, и индициру-ющийа превышение допустимого фазового сдвига. ( Прорабатывается воз-можность введения цифровойа ФАП ).

Са выход блок фазовой синхронизацииа информация поступаета ва буфера цикловой синхронизации, представляющий собойа Зу са последовате-льной записьюа и считывания объемома 256а бит, осуществляющее временн-уюа задержку входящего канала. Чередование циклов записи/считывания производится са тактовой частотойа с фазой АТС. Адрес ячеека при записи иа считывания определяются счетчикамиа адресова са предустановкой, со-ответственно цикловымиа синхроимпульсами входящего канал ИКМ - 30/32а ( ЦСАб ) и АТС ( ЦСИАТС ). Сигналы предустановкиа вырабатываются блокома выделения циклового синхросигнал ва процессе вхождения ва синхронизм. Данная функциональная схем выравнивания представлен н рисункеа 3.1.

3.1.2. Блока выделения синхросигнала.

Цикловая синхронизация ва системе ИКМ - 30/32 осуществляется путема передачиа ва групповома каналеа ИМа односимвольного синхросигнал ( Цбитовоеа слово нулевого канал цикла ). Кода синхросигнал принимаема стандартныма для системы ИКМ - 30/32.

Ва функцииа устройств выделения циклового синхросигнал входят :

Ц       поиска циклового синхросигнала ;

Ц       становление состояния синхронизма ( выделениеа циклового синхросигнала ) ;

Ц       обнаружения нарушенийа синхронизма ;

Ц       защит ота случайныха сбоева синхронизации.

Н этапе вхождения ва синхронизма целесообразно использовать метод скользящего поиск временного положения периодической последователь-ности сосредоточенныха синхрогруппа ва принимаемома сигнале.

		+ Ц

Рис.3.1. Схема авыравнивания.

Ва системах, где приема символов синхросигнал ва интервалы надежного прием информацииа осуществляется са высокойа достоверностью ( вероятность ошибкиа 10^Ц4Е10^Ц5а и менее ), применение метод скользящего поиск позволяета обеспечить высокое быстродействие становления и восстановления синхронизм по циклам.

Схему выделения циклового синхросигнала ( ЦСС ) можно представить ва виде, изображеннома н рисунке 3.2.

Символы группового канал ИМа поступаюта н входа опознавателя циклового синхросигнала, содержащего регистра сдвига. Ва течение каждого такт происходит сравнениеа Цразрядной кодовой группы са кодома синхросигнал и н выхода выдается результата сравнения. Анализатора сравниваета сигналы опознавателя иа цикловые импульсы, поступающие са делителя. Н выходеа анализатор формируются сигналы наличия или отсутствия циклового синхросигнал ва канале.

Решающееа устройство н основеа поступающиха иза анализатор сигналова определяет, имеется ли состояние синхронизм и правляета делителем. Решающее стройство при отсутствии синхронизм переводита стройство поиск и контроля цикловойа синхронизации ва режима поиск синхронизма.

Структуруа циклового синхроимпульс примема стандартной для системы передачиа ИКМ - 30/32. Данная структур предусматриваета отличиеа цикловыха синхросигналов, передаваемыха ва соседниха циклаха для предотвращения состояния должного синхронизма при наличии лмолчащего информационного канал ва групповома тракте. Контроль цикловойа синхронизации можета осуществляться кака по наличию ЦСа ва четныха циклах, така и по синхросигналама четного и нечетного циклов. Алгоритма работы устройств цикловой синхронизации представлена н рисунке 3.3.

Рис. 3.3. Алгоритм аработы устройств цикловой синхронизации.

После пуск счетчик тактовых импульсов ( сч . ТИ ), выполняющего функции делителя ( рисунок ) происходита счета тактова ва течениеа двуха циклова передача. Ва конце счет производится проверк наличия ЦСС.

При пускеа устройств синхронизации вероятность этого события мал и ва этома случае происходита заполнениеа счетчик по выходуа иза синхронизма ( сч. вых.) ва течение 10а первыха циклова передачи ( коэффициента счет данного счетчик точняется ). После заполнения счетчик отрабатывается цикла вхождения ва синхронизм, заключающийся ва поиске циклового синхросиг-нал и его проверка.

Поиска синхросигнал начинается са проверки ва каждома такте его наличия ва групповома канале. Приа обнаружении ЦСС ( или кодовойа после-довательности совпадающей са ним ) производится сброса счетчик тактовыха импульсов, сброса счетчик по входу ва синхронизм ( сч. вх. ) иа вычитание единицы иза счетчика по выходу синхронизма.

Если кодовая группа, приходящая череза дв цикл не совпадаета са кодома ЦСС, то счетчика по выходуа иза синхронизм вновь заполняется и цикла поиск возобновляется.

В случаеа обнаружения истинного синхросигнал производится приращение счетчик по входу ва синхронизма и проверк наличия ЦСа ва следующема четнома цикле. Заполнение сч. вх. свидетельствуета о вхожденииа ва синхро-низм. Сигналома c его выход сбрасывается счетчика по выходуа иза синхронизма.

Функциональная схем устройства, реализующая данный алгоритма представлен н рисунке 3.4.

Недостаткома даннойа схемы является отсутствиеа проверки кодовыха комбинацийа ва нечетныха циклаха группового сигнала. Вследствие этого возможно аустановлениеа синхронизм при наличииа У молчащего Фа канала, т.е. синхронизм по кодовой комбинации, совпадающей c ЦСа и передаваемойа длительное время.

Ва стандартеа н линию ИКМ - 30/32а предусмотрено разделение циклова н четные и анечетныеа са соответствующей подачейа синхросигналова четного ( ЦСч ) и нечетного ( ЦСн ) циклов. Ввиду прощеннойа структуры ЦСна этиа сигналы могут быть использованы только для проверки правильности нахождения ЦСч. Такима образома вхождениеа ва цикловый синхронизма должно состоять иза следующиха этапов :

1 - поиска во входящема ИКЦсигнале кодовойа комбинации, совпадающей са ЦСч ;

2       Ца ожиданиеа череза 256а тактовыха импульсова приход ЦСн ;

3       Ца ожиданиеа череза 256а тактовых аимпульсова приход ЦСча и т.д.

Такима образома поиска нулевого цикл производится только по сигналу ЦСч, проверк правильности нахождения ( накопления ) - по сигналу ЦСч, и ЦСн.

Рис.3.4. Функциональная схем устройств цикловой синхронизации .

лгоритм, реализующий последовательность операций, представлена н рисункеа.Функциональная схем устройства, работающего по данномуа алгоритму, представлен н рисункеа . Н рисунке имеется блока У схем однократного сброс са самоблокировкой Ф, работающий следующима обра-зом : при поступлении н его входа Rа первого импульс ЦСча он выра-батываета одина короткий импульса сброс СЧ_ТИа и самоблокируется ( т.е. далее н импульсы ЦСча неа реагирует ) до поступления сигнал У РАЗ-БЛОКИРОВКА Ф, которыйа вырабатываета решающее стройство ва случае отсутствия синхронизма.

Данные алгоритмы и функциональная схем приняты з базовыеа при построении стройств цикловой синхронизации.

СВЕРХЦИКЛОВЯа СИНХРОНИЗАЦИЯ.

Сигнала ИКМ - 30/32а кроме циклова разбивается еще и на сверхциклы. Каждый сверхцикла состоита иза 16а циклов. Сверхцикловыйа синхросигнал ( СЦСС ) передается ва 1Цтома канальнома интервалеа нулевого цикла. Алгоритма вхождения ва сверхцикловый синхронизма ва основнома схожа са алгоритмома вхождения ва цикловыйа синхронизма при наличииа только ЦСч.

Отличиеа состоита только ва разрядности счетчик СЧ_ТИа и другиха коэффици-ентаха накопления N _ВХ аи N _ВЫХ. Т. к. СЦСа поступаета одина раза ва 16а циклов, то далее пользоваться десятичнойа системой счисления приа указании состояния СЧ_ТИ анеудобно. СЧ_ТИ ва системе сверхцикловой син-хронизации должена содержать 12а двоичныха разрядов. Для добств разобьёма эти разряды н три тетрады словно по 4а разряд ва каждой иа будема пользоваться шестнадцатиричной системойа счисления для обозначе-ния состояния СЧ_ТИ.

Устройство сверхцикловойа синхронизации начинаета работать только после вхождения ва цикловой синхронизм. Алгоритма работы устройств сверхцикловой синхронизацииа приведена н рисункеа 3.5.

Функциональная схем устройства, работающего по данномуа алгоритму, приведен н рисункеа 3.6.

Совмещенная функциональная схем стройства цикловой иа сверх-цикловой синхронизации приведен на рисунке 3.7.

Коэффициетн накопления N_{Ха Ц} = 2, N_{ВХа Ц} = 4, N_{Ха СЦ} = 2, N_{ВХа СЦ} = 2

Для индикацииа состояний схемы ( есть цикловыйа синхронизма нета сверхциклового синхронизма ) ва схемуа введены дв флаговыха триггера ТГ_Ца и ТГ_СЦ, к выходама которыха подключены по дв светодиода - зеленый иа красный.

Функциональная схем устройства ( рисунока ) состоита иза следующиха стройств :

1.     Входного сдвигового регистр РГ_ВХ.

2.     Дешифратор сигналова синхронизации ДШ_СНХ, имеющего выходы ЦН, ЦЧ, СЦС, н которыхпоявляются сигналы логической

единицы при подачиа н входы 1 Е 8а кодовыха комбинаций, соответствующиха ЦСС_На , ЦСС_Ч, СЦСС.

3.     Счетчик тактовыха импульсов СЧ_ТИ, разбитого н 3а тетры и име-ющего 2а вход сигналов : СБР - сбрасываета весь счетчика и СБР₃ - только старшуюа тетраду.

4.     Дешифратор состояния СЧ_ТИ - ДШ_ТИ. Назначение выходова ДШ_ТИ :

Ц       ЧЦ - кода ЦСС_Ч

Ц       НЦ - кода ЦСС_Н

Ц       16а - кода КИ₁₆а любого цикла

Ц       СЦ - кода СЦСС

Ц       СК - кода слежебного канала ( т.е. КИ₁₆ любого цикла, кроме ЦО )

Кроме того, имеется возможность У настроить Ф ДШ_ТИа н любой ίЦтый канала путема подачи н его дополнительные входы двоичного кода, соответствующего номеру этого канала.

5.     Параллельныха регистрова РГ_СКа и РГ ί, служащиха для выделения сигналов ( 1Цтого ) и ίЦтого каналов. Сигналы записиа поступаюта н входы Са регистрова c выходова Ка иа ίа ДШ_ТИ.

Рис. 3.5. Алгоритма работы стройств сверхцикловой синхронизации.

Рис.3.6. Функциональная схем устройств сверхцикловой синхронизации.

6.     Схемы совпадения сигналова цикловойа синхронизации са состояниямиа СЧ_ТИ - СВП_Ц а. Эт схем генерируета сигнала Д при совпаденииа сигналова На иа Ца или Ча и ЧЦ. Если приа наличии сигнал Ца не будета сигнал ЦЧ, или при наличии сигнал Ца не будета сигнал На, то СВП_Ца выдаста сигнала НЕТ.

7.     Счетчик вход ва цикловый синхронизма СЧ_{ВХЦ а}а.

8.     Счетчик выход иза циклового синхронизм СЧ_ВЫХЦ.

9.     Схемы совпадения сигналова сверхцикловой синхронизацииа са состояниями СЧ_ТИ - СВП_СЦ.

10.            Счетчик вход ва сверхцикловый синхронизма СЧ_{Ха СЦ}.

11.            Счетчик выход иза сверхциклового синхронизм СЧ_{ВХа СЦ}.

12.            Шести схема триггеров : ТГ_СБР ( триггера сброса ), ТГ_УСТ ( триггера становки ), ТГ_{Ха Ц} ( флаговый триггера вход ва цикловыйа синхро-низм), ТГ_{ВХа Ц} ( флаговый триггера выход иза циклового синхро-низма, ТГ_{Ха СЦ} ( флаговый триггера вход ва сверхцикловыйа синхро-низм ), ТГ_{ВХа СЦ} ( флаговый триггера выход иза сверхциклового синхронизма )а

ВЫБРа СХЕМО-ТЕХНОЛОГИа

ПРОЕКТИРУЕМЙа БИС

4.1.        КРАТИй ОБЗРа СУЩЕСТВУЮЩХа СХЕМО-ТЕХНОЛОИй ПРИМЕНЯЕМХа В

ИНТЕГРАЛЬНХа СХЕМАХ

Рассмотрима наиболееа распространенныеа схемотехнологии применяемые ва интегральныха схемах:

1.     Транзисторно-транзисторная логик (ТТЛ).

2.     Эмиттерно-связанная логик (ЭСЛ).

3.     Логика, построенная н основе структуры метал-диэлетрик-полупроводника са п-каналома (пМДП).

4.     Логика, построенная н основе структуры метал-диэлетрик-полупроводника са транзисторами разнойа проводимости (КМДП).

4.1.1.  ТЕХНОЛОГЯа ТТЛ.

Технология ТЛа основан н биполярныха структурах. Базовый элемента ТЛа представляета собойа схему, содержащую одина многоэмиттерный транзистора иа одина обычный (см. рис. 4.1), это логическая схем И-Еа (функцию Иа выполняета транзистора VT1, функцию инверсии выполняета транзистора VT2).

Рис. 4.1. Базовый элемента ТТЛ.

Подобная схем обладаета низкой помехоустойчивостью иа низкима быстродействием, быстродействие можно увеличить, используя сложныйа инвертор, который позволяета сократить время включения (перехода иза логического л0а ва логическуюа л1);а но время выключения (перехода иза логической л1а ва логический л0)а сократить, не дается.

Более высокоеа быстродействие позволяюта получить схемы субсемейств ТТШа (транзисторно-транзисторная логик са использованиема транзисторова са барьерома Шотки;а см. рисунока 4.2). Ва такиха схемаха барьера Шотки создаета нелинейную обратную связь ва транзисторе, ва результате транзисторы неа входята ва режима насыщения, хотя иа близки к этомуа режиму. Следовательно, практическиа исключается время рассасывания, что позволяета существенно увеличить быстродействие.

4.1.2.  ТЕХНОЛОГЯа ЭСЛ.

Рис. 4.3. Базовый элемента ЭСЛ.

Из-з низкого входного сопротивления схемы ЭЛа обладаюта высокима быстродействиема иа работаюта преимущественно ва активнома режиме, следовательно, помех попавшая н входа усиливается. Для повышения помехоустойчивости шину коллекторного питания делаюта очень толстой и соединяюта са общей шиной.

По сравнениюа со схемами ТЛа схемы ЭЛа обладаюта более высокима быстродействием, но помехоустойчивость а ниха гораздо ниже. Схемы ЭЛа занимаюта большуюа площадь н кристалле, потребляюта большую мощность ва статическома состоянии, така кака выходныеа транзисторы открыты иа череза ниха протекаета большой ток. Схемы, построенные по даннойа технологии не совместимы со схемами, построеннымиа по другима технологиям, использующима источники положительного напряжения.

4.1.3.  ТЕХНОЛОГЯа пМДП.

Ва отличиеа ота технологий, рассмотренныха выше, технология пМПа основан н МДП - структурах, которыеа обеспечиваюта следующие преимуществ по сравнению c биполярными:

1.      Входная цепь (цепь затвора)а ва статическома режиме практическиа не потребляета ток (высокое входное сопротивление);

2.      Простая технология производств и меньшая занимаемая площадь н кристалле.

Основными логическимиа схемами изготовлеваемыми н основе пМДП аявляются схем ИЛИ-Не и И-Еа (см. рис. 4.4а и рис. 4.5).

Рис. 4.5. Схем И-НЕ.

Ка недостаткама этиха схема можно отнести невысокое быстродействие, по сравнению со схемамиа ТТШа и ЭСЛ. Но ва настоящееа время благодаря применениюа новыха технологий (окисная изоляция, использование поликремневыха затворов, технология кремнийа н сапфире)а создаются быстродействующие МПа структуры.

4.1.4. ТЕХНОЛОГЯа КМДП.

Следующима шагома развития МПа технологииа стало использование комплиментарныха МПа транзисторов, т.е. транзисторова са разныма типома проводимости, причема основнымиа являются транзисторы п-типа;а транзисторы р-тип используются ва качестве динамической нагрузки.

Использование КМДП-схем по сравнению со схемамиа пМДП позволяета снизить потребляемую мощность, повысить быстродействие и апомехоустойчивость, однако это достигается з счета величения площади занимаемой н кристалле и сложнения технологии производства.

Рис. 4.7. Схем И-НЕ.

Ка особенностяма интегральныха схем, построенныха по технологии КМПа можно отнести следующее:

1.     Чувствительность к статическому электричеству (для защиты ва буферныеа каскады ставятся диоды);

2.     Тиристорный эффекта (ва КМПа структураха образуются паразитные биполярные, подобныеа тиристору, структуры междуа шинами питания). Приа включении питания тиристора включается и замыкаета шину л+а н общую шину (для защиты используется окисная изоляция).

4.2.         ВЫБРа СХЕМОТЕХНОЛОГИа ПОСТРОЕНЯа БИС

При сравненииа рассмотренныха выше схемотехнологий неа трудно придти к следующима выводам:

1)       Ва биполярныха технологияха базовыма является элемента реализующий лишь одну логическую функциюа (И-Не ва ТТЛ(Ш)а иа ИЛИ-Не ва ЭСЛ), ва то время кака базовымиа ва МПа технологияха являются и теа и другие логическиеа элементы. Конечно, можно любую логическую функциюа перевести ва базисы И-Не или ИЛИ-НЕ, но это сложняета и процесса создания схемы, и самуа схему. Следовательно c этой позиции схемы предпочтительней строить н основе МПа структур.

2)       Така кака внутреннее множение частоты ва проектируемой БСа было странено, то быстродействие не играета значительной роли, следовательно, технология ЭЛа отпадает;а така кака интегральныеа схемы, построенные по данной технологии, потребляюта значительную мощность иа менее помехоустойчивы, чема все остальные;а для обеспечения питания такиха схема необходимы специальныеа каскады.

3)       у схема МПа более простая технология изготовления, что сказывается н себестоимостиа всего стройств ва целом, следовательно, c этиха позиций технология МПа предпочтительней биполярной.

Ва результатеа анализ различныха технологийа (см. ГЛАВ 9)а было отдано предпочтение технологииа КМДП, кака наиболее оптимальной для решения данной задачи.

4.3.         СХМы КМПа Са ТРЕЬМа СОСТОЯНИЕМ

Для решения некоторыха задач, например, такиха кака подключениеа несколькиха стройства к одной шине, используются схемы са третьима состоянием. Помимо двуха логическиха ровней а такой схемы есть еще одно -а третье состояние, ва которома выхода (иногд вход) схемы отключен, иа сигналы проходящие апо шине ва этота момента не влияюта н элементы даннойа схемы, и ва тоже время н шину неа поступаюта сигналы ота отключенныха такима способома элементов. Ва результатеа схемы са третьима состояниема позволяюта избежать наложения сигналов аота разныха стройств, подключенныха к одной шинеа и, следовательно, избежать помеха ва общиха для несколькиха стройства проводниках. Така кака для построения схемы был выбран технология КМДП, то рассмотрима схему c тремя состояниями н примере инвертор построенного по технологии КМДП, схем этого стройств изображен н рисунке 4.8.

Транзисторы VT1а и VT2а представляюта собой обычный КМПа инвертор, подключенный к аисточникуа питания и общейа шине череза транзисторныеа ключи, построенные н транзистораха VT3а и VT4.

Рассмотрима принципа работы даннойа схемы. правление ейа осуществляется двумя входамиа Zа и Z. Еслиа н входа Zа подать напряжение логической единицы, то транзисторы VT3а и VT4а откроются иа схем работаета кака обычный инвертор, при подаче н управляющий входа напряжения логического нуля транзисторы VT3а и VT4а закроются и н выходеа схемы окажется очень большое сопротивление. Таблиц истинности такого элемент сведен ва таблицуа 4.1.

Вход	Z	Z	Выход
0 1 0 1	0 0 1 1	1 1 0 0	Отключен Отключен 1 0

Таблиц 5.1.

РАЗРАБОТК ПРИНЦИПИАЛЬОй СХЕМЫ

ПРОЕКТИРУЕОй БИС

Для построения принципиальной схемы н основе функциональной необходимо разработать библиотеку элементов. Библиотек элементова включаета ва себя наиболееа часто используемые элементы функциональной схемы, атакиеа кака счетчики, триггеры и др. Библиотечныеа элементы составляются иза базовыха ячеек, разработанныха ранее. Затема библиотечныеа элементы объединяются н одной принципиальной схеме.

6.1.        РАЗРАБОТК БИБЛИОТЕИа ЭЛЕМЕНТОВ

6.1.1. ТАКТИРУЕЫй D-ТРИГГЕР

Рис. 6.1. Схем D-триггера.

Рассмотрима принципа работы триггера, его схем содержита дв входа:а одина информационный (D), другой синхронизирующий (C). Приа подаче логического нуля н входа С, кака видно иза осциллограмм, состояние триггер неа изменяется, т.к. сигнала не проходита череза элементы И-Не н входе схемы, и следовательно состояниеа триггер не изменяется. При подаче н входа Са напряжения логическойа единицы, поступающий н входа Dа сигнала изменита состояние триггера, т.к. н одина иза входныха элементова И-Еа поступита единица. Приа поступлении логической единицы н входа Dа (н входе c действуета напряжение логическойа единицы), триггера перейдета ва состояние, когд н выходе Qа действуета напряжение логической единицы;а при поступленииа логического нуля триггера перейдета ва состояние, когд н выходеа Qа действуета напряжение логического нуля.

6.1.2. СЧЕТЧИКИ.

Рис. 6.2. Схем простейшего двухразрядного счетчика.

Принципа работы данной схемы заключается ва следующем, приа подаче первого импульс н входа схемы (Т)а входнойа триггера переходита ва состояние, когд н выходе Qа действуета логический ноль, приа этома н инверснома выходе образуется логическая единица, поступающая н входа D. Следовательно, приа поступлении следующего импульс логическая единиц н входе Dа перебросита триггера ва состояние, когд н выходе Qа начинаета действовать логическая единица, запускающая второй триггер, который работаета аналогичныма образом. Такима образом, н выходаха схемы формируется последовательность двоичныха чисела (см. осциллограммы н рис. 7.2), сначал 00, затема 01, затема 10а и, наконец, 11;а послеа поступления следующего импульс н входа Т, н выходе снов образуется 00.

Рис. 6.3а Двухразрядный счетчик.

Принципа работы данной схемы неа отличается ота принцип работы схемы приведеннойа выше, з исключениема того, что ва нулевое состояние (н выходе 00)а эту схемуа можно перевести ва любой момента времени по сигналуа R.

При необходимостиа увеличить разрядность счетчик можно, добавляя ва схему новые триггеры (такима образома строятся схемы н 3, 4а и болееа разрядов), но иногд возникаета необходимость сбросить не все выходы счетчика, лишь одина разряд. Такуюа схему можно построить, добавива элемента ИЛИ-НЕ, подключенный к триггеруа обслуживающему заданный разряд. Рассмотрима схему четырехразрядного счетчика, са возможностью сброс четвертого разряда. Схем такого стройств представлен н рисунке 6.4.

Рис. 6.4. Схем четырехразрядного счетчик са возможностью сброс четвертого разряда.

Принципа работы данной схемы практическиа не отличается ота принцип работы асчетчика, рассмотренного выше, кромеа того, что сброса четвертого разряд можета осуществляться кака вместеа со сбросома всего счетчика, така иа отдельно, для этого ва схему добавлена элемента ИЛИ-НЕ.

6.1.3. ДЕШИФРАТОРЫ

Рис. 6.5. Схем трехразрядного дешифратора.

Схем работаета следующима образом, приа поступлении кодовой комбинацииа (ота до )а н входа ищется совпадениеа (при помощи схема И)а и н соответствующий выхода поступаета напряжение логической единицы. Инверторы требуются для преобразования кодовыха комбинаций, содержащиха логические нули.

Ва разрабатываемой БСа существуета необходимость иа ва дешифратораха н большее количество разрядова (4а и 5), поэтому необходимо рассмотреть схемы такиха дешифраторов. Принципы афункционирования такиха схема не отличаются ота принцип функционирования трехразрядного дешифратора, только количество схема совпадения (И)а величивается ва соответствии c величениема выходова (N):

N = 2ⁿ; [6.1]

где nа -а количество входов, и количество инверторова величится до количеств входов.

Схем дешифратор н четыре вход представлена н рисунке 6.6. Аналогично строится схем и пятиразрядного дешифратора.

6.1.4. МУЛЬТИПЛЕКСОР

Мультиплексора является устройством, подключающима одина иза входова к выходу по сигналу правления. Ва схеме проектируемого стройств мультиплексора встречается всего одина раз, но така кака схем его получается достаточно простой, то было решено вынести мультиплексора ва библиотеку элементов. у разрабатываемого мультиплексор 10а информационныха входов, разбитыха н две группы по 5а входов, и 5а выходов, ка которыма подключается соответствующая групп входов, управление производится приа помощи одного правляющего входа. Схем такого мультиплексор представлен н рисунке 6.7.

Рассмотрима принципа работы данной схемы, при поступлении н входа ровня логического нуля череза инвертора подключаются схемы совпадения для первойа группы входов, приа прохождении череза любойа иза входова этойа группы сигнал логическойа единицы, одн иза схема Иа срабатываета и выдаета н своема выходе напряжениеа логической единицы, череза схему ИИа подключены выходы, и при поступлении н одина иза входова схемы ИЛИ, сигнала проходита н выход. При подаче напряжения логической единицы н входа первая групп входова отключается, и подключается вторая групп входов, схем работаета ва аналогичнома первому случаю режиме, только н выхода поступаюта сигналы со второй группы входов. Этота принципа работы хорошо аиллюстрируется приа помощи осциллограмма приведенныха н рисунке 6.7.

		Рис. 6.7.а Схем мультиплексора.

6.2.        РАЗРАБОТК ПРИНЦИПИАЛЬНХа СХМа

БЛОКВа ПРОЕКТИРУЕМЙа БИС

6.2.1. РАЗРАБОТК ПРИНЦИПИАЛЬОй СХМы ПРИЕМНИК

ЦИКЛОВГо Иа СВЕРХЦИКЛОВГо СИНХРОНИЗМА

Разработку принципиальной схемы н основе разработаннойа библиотеки элементова необходимо вести по функциональной схемеа данного блока. Ва функциональной схеме имеется регистра сдвиг н тактируемыха триггераха (следовательно, нама понадобятся 8а D-триггеров), схемы совпадения собраны н собраны н элементаха Иа (н 4а и н 6а входов), счетчики иа дешифраторы также являются библиотечными элементами, следовательно, по сравнению са функциональной схемойа принципиальная не несета ва себе изменений. Принципиальная схема, построенная са помощью программы схемотехнического моделирования, представлен н рисунке 7.7, единственныма отличием, связанныма со спецификой программы является построение схемы ва стандарте ANSI. Функционирование схемы, подробно были описаны ранее.

Рис. 6.8. Принципиальная схем приемник циклового и

сверхциклового синхронизма.

6.2.2. РАЗРАБОТК ПРИНЦИПИАЛЬОй СХЕМЫ

КОММУТАЦИОННГо ЭЛЕМЕНТА

Принципиальная схема КОММУТАЦИОННГо ЭЛЕМЕНТ также строится н основе функциональной схемы, но ва даннома случае необходимо рассмотреть соединение ячеека памяти, входящиха ва состава двуха Зу (запоминающего стройств адрес и информационного запоминающего устройства).

Рис. 6.9. Принципиальная схем запоминающего стройств адреса.

Ва информационнома запоминающема устройстве запись производится побитно, считываниеа словарно (по 8а бит), для этого необходимо объединить входы всеха ячеек, выходы ячеека объединить по строкам, при этома необходимо к каждомуа адресному входу подключита элемента И, которыйа и позволита выбрать именно ту ячейкуа памяти, которую иа необходимо (см. рис.а 6.10 ). При такома построении запоминающего стройств адреса строки иа адреса столбц должны задаваться для каждойа ячейки отдельно.

Рис.а 6.10. Принципиальная схем запоминающего стройств

коммутации.

Дальнейшая разработк принципиальной схемы КОММУТАЦИОННГо ЭЛЕМЕНТ сводится к подстановкеа разработанных библиотечныха элементова ва соответствииа са функциональной схемойа данного блока. Запоминающиеа устройств н принципиальной схемеа блок представлены ва виде отдельныха элементов. Разработк принципиальной схемы велась при помощиа программы схемотехнического моделирования, иа все элементы данного устройств представлены ва стандарте ANSI.

Ва запоминающема устройстве коммутации приа записи и считыванииа информация представляется ва разной форме (приа записи побитно, при считывании словарно)а и поэтому дешифратора строка при считыванииа информации необходимо отключить.

6.2.3. ПРИНЦИПИАЛЬНЯа СХЕМ БЛОК ФОРМИРОВАНЯа

ИСХОДЯЩХа КАНАЛОВ

Разработк принципиальной схемы БЛОК ФОРМИРОВАНЯа ИСХОДЯЩХа КАНАЛОВ, не отличается ота разработки предыдущиха принципиальныха схем. Рассмотрима принципа работы запоминающего стройства. Приа записи запоминающее стройство воспринимаета информацию словарно по 8а бит, и записываета ееа ва соответствующий столбеца (для этого необходимо объединить входы элементова входящих ава однуа строку), считываниеа информации происходита иза соответствующей строки (для этого необходимо объединить элементы, входящие ва одина столбец)а (см. рис. 6.11)

Рис.а 6.11. Принципиальная схем запоминающего стройства.

Рис.а 6.12. Принципиальная схем блок формирования исходящиха каналов.

ТЕХНИКО-ЭКОНОМИЧЕСОе ОБОСНОВАНИЕ

РАЗРАБОТИа БИС ГРУППОВГо КАНАЛЬНОГО

ИНТЕРФЕЙС ЦИФРОВОЙ СИСТМы ПЕРЕДАЧИ

9.1.         ОБОСНОВАИе ВЫБОР ЗАКАЗОй БИС

Увеличение степениа интеграции Са приводита к иха функциональной специализацииа и затратама н разработку. Это приводита к тому , что заказные БСа обычно производятся малыми партиямиа по специальному заказу, поэтому такие БСа являются очень дорогими, по сравнению c серийными, така кака требуюта теха же азатрата н разработку, приа намного меньшема числеа БСа ва серии. Кромеа этого высокая степень функциональной специализации такиха БСа требуета ота проектировщик глубокиха специальныха схемотехническиха знаний. Но приа использовании серийныха интегральныха схема иха количество ва проектируемома стройствеа составляло бы несколько десятков, что существенно снизило бы надежность, увеличило бы количество потребляемой энергии, потребовало бы намного большейа площади, при теха же реализуемыха функциях;а и ва итогеа оказалось бы экономическиа нецелесообразным. Поэтому было решено строить интерфейса ва виде одной заказнойа БИС.

9.2.         ОБОСНОВАИе ВЫБОР СТРУКТУРОй СХЕМЫ

Выбора оптимального строения структурнойа схемы БИС интерфейс в наибольшейа степени зависита ота выбор оптимальныха словийа формирования плотненного временного канала.

Проведема сравнениеа этих словий по следующима критериям:

        по числу функций, выполняемыха блоками интерфейса ;

        по внутренней частоте;

        по стоимости реализацииа интерфейса;

        по рациональному использованиюа оперативной памяти.

Рассмотрима триа способ выделения иа вставки каналов: а

1 - традиционный;а

2 - реализованный ва прототипе;а

3 - са параллельнойа шиной.

Традиционныйа способа состоита ва выделения ( или вставки ) одного плотненного по времени канал иза 64^ха входящиха групповыха каналов простыма извлечением его иза всеобщего поток посредствома увеличения ( или меньшения ) числ интерфейсом. Этота способа невыгоден, така кака са величениема числ интерфейсова величивается количество коммутаторов.

Это приводита к увеличению объем обработки, выполняемого коммутаторома иа увеличениема тактовой частоты ва два, четыреа, восемь раза по

сравнению с данной. это приводита к тому, что уменьшается количество операцийа выполняемыха отдельными блокамиа коммутатор и сложняется схемотехник всего стройств ва целом.

Способ, реализованный ва прототипе, заключается ва выделении и вставкеа 16 ^го служебного канал если тактовая частот совпадаета со станционной частотой. Этота способ хоть и позволяета устранить некоторые сложностиа схемотехнического плана, но не решаета всейа проблемы ва целом, т.к. не всегд этиа частоты совпадаюта иа н выравнивание приходится применять более сложнуюа аппаратуру.

Ва качестве оптимального выбрана 3^ийа способ. Этота способа подразумеваета выделение 16 ^{го а}канал иза внутренней оперативнойа памяти, в которуюа записываются каналы, которые пришли ранее синхросигнала ( нулевого канала ). Все это позволяета ва некоторома виде снизить себестоимость устройств ва целом.

9.3.         ОБОСНОВАНЕа ВЫБОР ТЕХНОЛОГИа ПОСТРОЕНЯа БИС

Ка разрабатываемой БИС интерфейс предъявляются следующиеа требования, которые позволяюта более плодотворно вестиа работу по созданию данного стройства:

        возможность интегрирования ва существующие цифровыеа системы передачи данныха (ва частности построениеа одно-а и многозвенныха система н основеа разрабатываемой БИС);

        простота правления;

        невысокая стоимость.

Для обеспечения возможности интегрирования ва существующие цифровые системы необходимо применять стандартные схемотехнологии построения БИС, обладающие широкойа распространенностью. Следовательно, для своей реализации разрабатываемое стройство требуета определенные промышленныеа наработки различныха технологий. Н современнома этапеа производительность той илиа иной технологии неа можета быть измерен только количествома элементова (чащеа всего транзисторов)а н единице площади, кака это часто делается для интегральныха схем. Логическая функция (И-Еа или ИЛИ-НЕ)а реализованная по одной технологииа необязательно эквивалентн по количеству элементова соответствующей логической функцииа реализованной н основеа другой технологии, поэтому число элементова н единицуа площади не является основныма критериема сравнения технологий. Ва этома случаеа важны и другие характеристики БСа реализованныха н основе разныха технологий, отражающие иха функциональные возможности, способы реализации логическиха функций.

От других типова БИС, заказные интегральные схемы отличаются следующими своими свойствами:

1.        Большая степень интеграции;

2.        Меньшая функциональная гибкость;

3.        Аппаратная поддержк выполняемыха команд.

Все этиа и некоторые другиеа свойств позволяюта реализовывать на ниха сложныеа алгоритмы обработки цифровыха сигналова при относительно низких затратах.

Такима образом, использованиеа заказной БИС, реализованнойа н отработанной технологииа производства, существенно меньшит ограничения н сложность реализации интерфейс при относительно низкиха затратаха н производство.

Выбора технологииа производств БСа производится методома анализа иерархий. Варианты, которые были рассмотрены, представлены в таблице 9.1.

Возможные варианты технологий производств заказнойа БИС.

Таблица 9.1

При азаполненииа таблица использовалась шкал относительной важности, приведенная ва таблице 9.2.

Шкала относительной важности.

Таблица 9.2.

Выбора производится по следующима критериям:

        Быстродействие;

        Помехоустойчивость;

        Потребляемая мощность;

        Площадь, занимаемая н кристалле;

        Совместимость (возможность интеграцииа БИС, построенной по данной технологии, с БИС, построенными по другой технологии);

        Стоимость.

Н основанииа этиха данныха былиа составлены 7а матриц:а матриц попарныха сравненийа для критериев, по которой определяется наиболееа важный (таблица 9.3),6а матрица попарныха сравнений альтернатива по отношению к каждому критерию (таблицы 9.4, 9.5, 9.6, 9.7, 9.8, 9.9).

В матрицаха приняты следующие обозначения:

X_i - локальный приоритет, определяемый по формуле : X_i=

а сумм по столбцу

Aа -а варианта реализации н ТТЛ(Ш),

Bа -а варианта реализации н ЭСЛ,

Cа -а варианта реализации н nМДП,

Dа - аварианта реализации н КМДП.

Таблица 9.3.

Рассчитаема отношениеа согласованности по следующейа формуле:

ОС = ИС/СС, где (9.1)

Са = (l_il - n)/(n - 1); (9.2)

n=6;а СС=1,2

l_ilа =а S X_i * S y_ij =а 1,17а +а 1,33а +а 0,96а +а 1,54а +а 0,88а +а 0,88а =а 6,76; (9.3)

Са = (6,76 - 6)/(6 - 1) = 0,152;

ОС = 0,152/1,2 =а 0,127.

ОС<0,2;а следовательно, оценкиа пересматривать не надо.

Быстродействие.

Таблица 9.4

Рассчитаем отношение согласованности по следующей формуле:

ОС = ИС/СС, где (9.1)

Са = (l_il - n)/(n - 1); (9.2)

n=4;а СС=0,9

l_ilа =а S X_i * S y_ij =а 1,27а +а 0,97а +а 1,04а +а 0,92а =а 4,20; (9.3)

Са = (4,2 - 4)/(4 - 1) = 0,067;

ОС = 0,067/0,9 =а 0,074.

ОС<0,2;а следовательно, оценкиа пересматривать не надо.

Помехоустойчивость.

Таблица 9.5

Рассчитаема отношениеа согласованности по следующейа формуле:

ОС = ИС/СС, где (9.1)

Са = (l_il - n)/(n - 1); (9.2)

n=4;а СС=0,9

l_ilа =а S X_i * S y_ij =а 1,09а +а 0,90а +а 1,09а +а 0,96а =а 4,04; (9.3)

Са = (4,04 - 4)/(4 - 1) = 0,013;

ОС = 0,013/0,9 =а 0,014.

ОС<0,2;а следовательно, оценкиа пересматривать не надо.

Потребление.

Таблица 9.6

Рассчитаема отношениеа согласованности по следующейа формуле:

ОС = ИС/СС, где (9.1)

Са = (l_il - n)/(n - 1); (9.2)

n=4;а СС=0,9

l_ilа =а S X_i * S y_ij =а 1,19а +а 0,88а +а 1,26а +а 0,92а =а 4,25; (9.3)

Са = (4,25 - 4)/(4 - 1) = 0,083;

ОС = 0,083/0,9 =а 0,092.

ОС<0,2;а следовательно, оценкиа пересматривать не надо.

Площадь.

Таблица 9.7

Рассчитаема отношениеа согласованности по следующейа формуле:

ОС = ИС/СС, где (9.1)

Са = (l_il - n)/(n - 1); (9.2)

n=4;а СС=0,9

l_ilа =а S X_i * S y_ij =а 1,07а +а 0,99а +а 0,75а +а 1,24а =а 4,05; (9.3)

Са = (4,05 - 4)/(4 - 1) = 0,017;

ОС = 0,017/0,9 =а 0,019.

ОС<0,2;а следовательно, оценкиа пересматривать не надо.

Совместимость.

Таблица 9.8.

Рассчитаема отношениеа согласованности по следующейа формуле:

ОС = ИС/СС, где (9.1)

Са = (l_il - n)/(n - 1); (9.2)

n=4;а СС=0,9

l_ilа =а S X_i * S y_ij =а 1,19а +а 0,88а +а 1,08а +а 0,94а =а 4,09; (9.3)

Са = (4,09 - 4)/(4 - 1) = 0,03;

ОС = 0,03/0,9 =а 0,033.

ОС<0,2;а следовательно, оценки пересматривать неа надо.

Стоимость.

Таблица 9.9

Рассчитаема отношение согласованности по следующейа формуле:

ОС = ИС/СС, где (9.1)

Са = (l_il - n)/(n - 1); (9.2)

n=4;а СС=0,9

l_ilа =а S X_i * S y_ij =а 0,95а +а 1,19а +а 1,04а +а 0,91а =а 4,09; (9.3)

Са = (4,09 - 4)/(4 - 1) = 0,03;

ОС = 0,03/0,9 =а 0,033.

ОС<0,2;а следовательно, оценки пересматривать неа надо.

Глобальный приоритета для каждой альтернативы вычисляется как сумм произведений локальныха приоритетова н соответствующий весовой коэффициент. Глобальныеа приоритеты приведены ва таблице 9.10, из которойа видно, что наибольшийа приоритета у вариант реализации БСа коммутацииа са использованиема КМПа технологии.

Таблиц 9.10.

Выводы: c помощью метод анализ иерархий проведено сравнение следующиха типова технологий производств БСа по следующима критериям:а 1)а быстродействие;а 2)а помехоустойчивость;а 3)а потребляемая мощность;а 4)а площадь, занимаемая н кристалле;а 5)а совместимость;а 6)а стоимость. Предпочтение отдается технологии КМДП. Ва таблицеа 9.3. приведен матриц сравнения критериев. Наибольший локальный приоритета у критерия площадь. По данныма таблицы 9.9а локальный приоритета пМПа технологии превалируета нада локальными приоритетами другиха технологий, но ва другиха случаяха локальный приоритета КМПа выше. Конечныма этапома сравнения является синтеза глобальныха приоритетов. Наибольшийа глобальный приоритета имеета КМПа технология, он иа будета использоваться для реализации заказной БСа интерфейса.

9.4а РАСЧТа ОСНОВНЫХ ТЕХНИКО-ЭКОНОМИЧЕСКХа

ПОКАЗАТЕЛЕЙ

9.4.1 РАСЧТа ПОКАЗАТЕЛЙа НАДЕЖНОСТИ.

Приа расчете определима следующиеа показатели:

1.       наработк н отказа Т а[ч];

2.       вероятность безотказнойа работы з года (8760а часов).

T=1/ Lа, где LЧ интенсивность отказов стройства;

l_i Ча интенсивность отказов i-го элемента;

Р_бр(t = 8760) =а е ^{- Lt} а= аe ^{- L8760}. (9.4)

Расчет интенсивности отказов элементов приведен в таблице а9.11.

Таблица 9.11

L = 10^-6 [1/ч];

T = 1/ L = 1/10^-6 = 10⁶ [час];

Время наработкиа н отказа производителиа различныха электронныха компонентова стараются сделать кака можно больше, для того чтобы приа интегрировании этиха компонентова ва одном стройстве (н однойа печатной плате)а время наработки н отказа тоже было бы большима (при интеграцииа па компонентов время наработки ан отказа меньшается приблизительно ва па раз). Иа поэтому время наработкиа н отказа даннойа БСа составляета около 114а лет, т.е. намного больше срок морального старения.

Р_бр(t = 8760) = ае ^{- Lt} а= аe ^{- L8760} 0,991.

9.4.2 РАСЧТа СЕБЕСТОИМОСТИ ИЗГОТОВЛЕНЯа БИС.

БСа изготовлен н основе кремниевого кристалл по технологииа КМДП. Себестоимость БСа равна: С_БИС = П + С_кр+ З+ ЦР + ОЗР, где

П Ч стоимость покупныха деталейа (корпус, проводники иа т.д.);

С_кр - себестоимость изготовления кристалл ИС;

З - расходы на основную заработную плату;

ЦР - цеховые расходы;

ОЗР - общезаводские расходы.

1. Рассчитаема стоимость покупныха изделийа П.(Цены на компоненты сведены в таблицу 9.12.)а

Таблица 9.12

2. Себестоимость изготовления кристалл ИС.

Расходы на зарплату:

Плотность компоновки r_факт =498/3,5=142,28 эл/см², r_норм = 75 эл/см².

Определим коэффициент пересчета К_{пересч.}= r_факт / r_норм = 142/75 = 1,9

Расценока на 1 см²:

Р_ц =0,8*Р_д+ DР_ц ;а P_д = 0,1руб/см²

DР_ц = Р_д*0.2* К_пересч

Р_ц = 0,8*0,1+0,1*0,2*1,9 = 0,12 руб/см²

Расходы на зарплату (беза чет расходова н социальные нужды):

З_кр1= Р_ц1* S_кр=0,5 * 3,5= 1,75а руб.

Расходы н зарплату (са учетома расходова н социальные нужды +41%):

З_кр= 1,41 * Р_ц1* S_кр= 1,41 * 0,5 * 3,5= 2,47а руб.

Себестоимость изготовления кристалл ИС:

С_кр = З_кр + М + Н, где Н - накладные расходы

Н=2,2* З_кр=2.2*2,47=5,43 руб.

С_кр=2,47 + 2,38 + 5,43 = 10,28 руб.

3. Расчет расходов на зарплату при изготовлении БИС.

Трудоемкость работ:

*                    подготовк кристалл к фотолитографии t_пф.=S_кр * 10а сек/см² = 3,5 * 10 = 350 сек = 0,01 ч;

*                    непосредственно процесса фотолитографии и формирования элементов t_фл.=S_кр* 5а ч/см²= 3,5*5а = 17,5ч;

*                    пайка внешниха выводов t_пвв.=S_кр*1сек/10см²= 3,5/10 = 0.35сек =0,1ч;

*                    проверк работоспособности и настройк t_прн.=S_кр*10мин/10см²= 3,5*10/10 = 3,5мин= 0,06ч;

*                    промывк и лакировк корпус t_плк.=S_кр*4мин/10см²=3,5*4/10=1,4мин = 0,02ч.

Рассчитаем расходы на зарплату при изготовлении блока. Результаты можно свести в таблицу (см. таблиц 9.13)

Таблица 9.13

4. Цеховые накладные расходы на изготовление устройства;а примема коэффициента увеличения равныма 2,7 (среднеотраслевой коэффициент):

ЦР = 2,7* З_устр = 2,7*0,65 = 1,76 руб.

5. Общезаводские накладные расходы на изготовление стройства;а примема коэффициента величения равныма 1,3а (среднеотраслевой коэффициент):

ОЗР = 1,3* З_устр = 1,3*0,65 =а 0,84руб.

Себестоимость изготовления разрабатываемой БИС:

П = 0,3*6,05 = 1,82 руб.

С_БИС = П + С_кр + З_устр + ЦР + ОЗР= =1,82+10,28+0,65+1,76+0,84 =15,35а руб.

Расчет оптовой цены:

Ц_опт = С_БСа (1 + r/100)=15,35 (1+0,15) = 17,65а руб.

9.5.         ВЫВОДЫ

Основываясь н вышеприведенныха фактах, было выбрано использование заказнойа БСа н основеа КМПа технологии. Кака видно иза экономического расчет такая БСа обладаета достаточно низкой себестоимостью иа хорошими показателями надежности, что очень важно при использовании даннойа БСа ва системаха общего пользования, такиха кака городские телефонныеа сети, работающиха круглыеа сутки.